本发明专利技术公开了一种同步整流控制电路及应用其的开关电源，在同步整流控制电路上电后，且其供电电压达到开启阈值前的时间区间内，通过下拉同步整流管的驱动电压至其开启电压以下，以使得同步整流管在所述时间区间内保持关断，从而避免由于同步整流管在启机阶段误开通而出现负电流的情况发生。而出现负电流的情况发生。而出现负电流的情况发生。
【技术实现步骤摘要】
同步整流控制电路及应用其的开关电源
[0001]本专利技术涉及一种电力电子技术，更具体地说，涉及一种同步整流控制电路及应用其的开关电源。
技术介绍
[0002]现有技术中，同步整流是采用通态电阻低的功率MOSFET，来取代整流二极管以降低整流损耗的一种方法。功率MOSFET属于电压控制型器件，它在导通时的伏安特性呈线性关系。用功率MOSFET做整流器时，要求栅极电压必须与被整流电压的相位保持同步才能完成整流功能。
[0003]在电路中的大多数情况下，同步整流芯片是被动型芯片，主控芯片先开始工作，在同步整流MOSFET上产生开关信号，初始时刻同步整流控制器供电引脚电压没有超过内部供电开启电压，不能工作，只能依靠同步整流MOSFET的体二极管工作；当同步整流控制器的供电引脚的电压超过内部供电开启电压后，同步整流芯片开始工作。
[0004]但是实际上，在同步整流控制器供电引脚电压没有超过内部供电开启电压前，由于同步整流芯片内部逻辑没有工作，同步整流MOSFET的栅极电压处于高阻状态，由于同步整流MOSFET的漏栅极的电容Cgd存在，在同步整流MOSFET的漏极电压上升时，其栅极电压会被耦合升高，从而引起同步整流MOSFET误开通，出现负电流。
技术实现思路
[0005]有鉴于此，本专利技术提供了一种同步整流控制电路及应用其的开关电源，以解决现有的启机时，同步整流MOSFET误开通，出现负电流的问题。
[0006]第一方面，提供一种同步整流控制电路，用于控制同步整流管的导通状态，其特征在于，包括：
[0007]驱动下拉电路，用以在所述同步整流控制电路上电后，且其供电电压达到开启阈值前的时间区间内，通过控制所述同步整流管的驱动电压以使得所述同步整流管在所述时间区间内保持关断。
[0008]优选地，所述驱动下拉电路通过在所述时间区间内，将所述同步整流管的驱动电压下拉至所述同步整流管的开启电压以下以使得所述同步整流管在所述时间区间内保持关断。
[0009]优选地，所述驱动下拉电路通过在所述时间区间内，将所述同步整流管的驱动电压下拉至地电平以使得所述同步整流管在所述时间区间内保持关断。
[0010]优选地，所述驱动下拉电路在所述时间区间内，通过所述同步整流管的漏极电压供电以进行工作。
[0011]优选地，所述驱动下拉电路包括下拉电路，所述下拉电路在所述时间区间内将所述同步整流管的驱动电压下拉以使得所述同步整流管在所述时间区间内保持关断，且在所述时间区间以外切断下拉所述同步整流管的驱动电压的通路。
[0012]优选地，所述下拉电路包括下拉晶体管，其中，所述下拉晶体管耦接至所述同步整流管的栅极与第一电平之间，当所述下拉晶体管导通时，所述同步整流管的栅极耦接第一电平以在所述时间区间内保持关断，所述第一电平小于所述同步整流管的开启电压。
[0013]优选地，所述下拉电路还包括一使能电路，所述使能电路连接至所述下拉晶体管的栅极和源极之间，当所述使能电路断开时，所述下拉晶体管受控导通或关断；当所述使能电路导通时，所述下拉晶体管的栅极和源极被短接以使得所述下拉晶体管关断。
[0014]优选地，所述使能电路包括一晶体管，其在所述同步整流控制电路的供电电压达到所述开启阈值前保持关断；在所述同步整流控制电路的供电电压达到所述开启阈值后保持导通。
[0015]优选地，所述驱动下拉电路还包括下拉供电电路，所述下拉供电电路在所述时间区间内，将所述同步整流管的漏极电压转换为用于驱动所述下拉电路中下拉晶体管的驱动电压。
[0016]优选地，所述下拉供电电路包括第一晶体管、第一稳压管以及第一电阻，其中所述第一电阻和所述第一稳压管串联连接在所述同步整流管的漏极电压以及地电平之间，所述第一晶体管的漏极连接至所述漏极电压，栅极连接至所述第一稳压管的阴极，所述第一稳压管的阳极连接至所述地电平，所述第一晶体管的源极耦接至所述下拉电路以为所述下拉晶体管提供所述驱动电压。
[0017]优选地，所述下拉供电电路还包括一二极管，用以防止所述下拉晶体管的驱动电压向所述下拉供电电路放电，所述二极管的阳极耦接至所述第一晶体管的源极，阴极耦接至所述下拉电路。
[0018]优选地，还包括同步整流管驱动电路，用以接收用于控制所述同步整流管通断状态的PWM信号，并根据所述PWM信号生成用于驱动所述同步整流管的驱动电压。
[0019]第二方面，提供一种开关电源，包括：
[0020]功率级电路，以及
[0021]上述的同步整流控制电路。
[0022]本专利技术的同步整流控制电路，在同步整流控制电路上电后，且其供电电压达到开启阈值前的时间区间内，通过下拉同步整流管的驱动电压至其开启电压以下，以使得同步整流管在所述时间区间内保持关断，从而避免由于同步整流管在启机阶段误开通而出现负电流的情况发生。
附图说明
[0023]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0024]图1为依据本专利技术的第一实施例的同步整流控制电路的结构框图；
[0025]图2为依据本专利技术的同步整流控制电路的工作波形图；
[0026]图3为依据本专利技术的第二实施例的同步整流控制电路的电路示意图。
具体实施方式
[0027]以下基于实施例对本专利技术进行描述，但是本专利技术并不仅仅限于这些实施例。在下文对本专利技术的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本专利技术。为了避免混淆本专利技术的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
[0028]此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
[0029]同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
[0030]除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
[0031]在本专利技术的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本专利技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。
[0032]图1为依据本专利技术的第一实施例的同步整流控制电路的结构框图。如图1所示，本专利技术以应用本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种同步整流控制电路，用于控制同步整流管的导通状态，其特征在于，包括：驱动下拉电路，用以在所述同步整流控制电路上电后，且其供电电压达到开启阈值前的时间区间内，通过控制所述同步整流管的驱动电压以使得所述同步整流管在所述时间区间内保持关断。2.根据权利要求1所述的同步整流控制电路，其特征在于，所述驱动下拉电路通过在所述时间区间内，将所述同步整流管的驱动电压下拉至所述同步整流管的开启电压以下以使得所述同步整流管在所述时间区间内保持关断。3.根据权利要求1所述的同步整流控制电路，其特征在于，所述驱动下拉电路通过在所述时间区间内，将所述同步整流管的驱动电压下拉至地电平以使得所述同步整流管在所述时间区间内保持关断。4.根据权利要求1所述的同步整流控制电路，其特征在于，所述驱动下拉电路在所述时间区间内，通过所述同步整流管的漏极电压供电以进行工作。5.根据权利要求1所述的同步整流控制电路，其特征在于，所述驱动下拉电路包括下拉电路，所述下拉电路在所述时间区间内将所述同步整流管的驱动电压下拉以使得所述同步整流管在所述时间区间内保持关断，且在所述时间区间以外切断下拉所述同步整流管的驱动电压的通路。6.根据权利要求5所述的同步整流控制电路，其特征在于，所述下拉电路包括下拉晶体管，其中，所述下拉晶体管耦接至所述同步整流管的栅极与第一电平之间，当所述下拉晶体管导通时，所述同步整流管的栅极耦接第一电平以在所述时间区间内保持关断，所述第一电平小于所述同步整流管的开启电压。7.根据权利要求6所述的同步整流控制电路，其特征在于，所述下拉电路还包括一使能电路，所述使能电路连接至所述下拉晶体管的栅极和源极之间，当所述使能电路断开时，所述下拉晶体管受控...
【专利技术属性】
技术研发人员：李新磊，张莎莎，
申请(专利权)人：西安矽力杰半导体技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。