电压调节系统及其方法技术方案

本公开提供一种电压调节系统及其方法，电压调节系统包含电压调节器、偏压电压产生器及多个开关负载电路。电压调节器被设置以接收第一参考电压并输出调节的电压；偏压(bias)电压产生器包含以二极管形式连接的晶体管，被设置以接收偏压电流并输出参考栅极电压；多个开关负载电路中的每一者包含共漏极(common

【技术实现步骤摘要】
电压调节系统及其方法


[0001]本公开为一种电压调节系统，特别是一种用以最小化瞬间负载变化造成的电压突波的电压调节系统及其方法。

技术介绍

[0002]如图1所示，现有技术的电压调节系统100包含：电流-电压转换器110设置以接收参考电流I
REF
并输出参考电压V
REF
；电压调节器120设置以接收参考电压V
REF
并输出调节电压V
REG
；以及多个负载及多个开关，包含：第一负载131设置以经由第一开关132接收调节电压V
REG
，其中第一开关132是由第一控制信号EN1所控制；第二负载141设置以经由第二开关142接收调节电压V
REG
，其中第二开关142是由第二控制信号EN2所控制；以及以此类推的其他负载及其他开关。在本公开中，“V
DD”表示电源供应节点。电流-电压转换器110包含电阻器111、112以及电容器113，其中电阻器111作为负载以提供电流-电压转换，而电阻器112和电容器113形成低通滤波器。电压调节器120包含：运算放大器122和NMOS(N通道金属氧化物半导体)晶体管123设置以形成具有负反馈的控制回路，以使调节电压V
REG
追踪参考电压V
REF
。电流-电压转换器110和电压调节器120在现有技术中都是众所周知的元件，此处不再详细说明。当第一控制信号EN1(或第二控制信号EN2)为生效(asserted)时，第一开关132(第二开关142)导通，以使第一负载131(第二负载141)通过调节电压V
REG
上电。当第一控制信号EN1(或第二控制信号EN2)为非生效(de-asserted)时，第一开关132(第二开关142)截止以使第一负载131(第二负载141)断电。根据此操作方式，第一负载131、第二负载141及其他负载可独立地上电或断电。此处的第一控制信号EN1以及第二控制信号EN2后文又称作逻辑信号EN1以及逻辑信号EN2。
[0003]第一负载131、第一开关132及其他负载上发生的瞬间变化可能导致调节电压V
REG
出现突波(spike)，由于电压调节器120的控制回路的速度是有限的，无法足够快地起作用来进行调节以应对瞬间变化。为了减轻调节电压V
REG
上的突波，采用一去耦合电容器151以协助在瞬间变化期间更稳定地维持调节电压V
REG
。然而，加入去耦合电容器151将降低电压调节器120的控制回路的稳定性。应当理解，无论负载条件如何变化，都必须保证电压调节器120的稳定性，并且在负载条件发生瞬间变化时，期望调节电压V
REG
上所发生的突波很小。这种要求将大幅提升电压调节器120的设计难度，且通常可能牺牲调节电压V
REG
的调节效率。
[0004]承前所述，我们所期望的是一种电压调节系统，其可有效地减缓由突然的负载变化引起的电压突波。

技术实现思路

[0005]在一些实施例中，一种系统包含：电压调节器，被设置以接收第一参考电压并输出调节电压；偏压电压产生器，包含以二极管形式连接的晶体管，偏压电压产生器被设置以接收偏压电流并输出参考栅极电压；以及多个开关负载电路，所述多个开关负载电路中的每
一者包含被设置以自调节电压接收供电的共漏极晶体管，通过逻辑信号控制的开关从参考栅极电压接收控制，并输出供应电压到负载且分流到去耦合电容器，其中，共漏极晶体管的尺寸是根据一比值将以二极管形式连接的晶体管的尺寸做缩放而得，所述比值是指负载的电流及偏压电流之间的比值。
[0006]在一些实施例中，一种系统包含：电压调节器，设置以接收第一参考电压并输出调节电压；偏压电压产生器，设置以接收偏压电流并输出参考栅极电压，偏压电压产生器包含串联连接电阻器及二极管连接NMOS(N通道金属氧化物半导体)晶体管及低通滤波器；以及多个开关负载电路，所述多个开关负载电路中的每一者包含负载、通过逻辑信号控制的上电开关、去耦合电容器及共漏极NMOS晶体管，其中，共漏极NMOS晶体管的漏极连接至调节电压，共漏极NMOS晶体管的栅极通过上电开关连接至参考栅极电压，共漏极NMOS晶体管的源极连接到负载和去耦合电容器，共漏极NMOS晶体管的长度等于二极管连接NMOS晶体管的长度，且共漏极NMOS晶体管的宽度等于二极管连接NMOS晶体管的宽度乘以负载电流与偏压电流的比值。
[0007]在一些实施例中，一种方法包含：纳入电压调节器以根据第一参考电压输出调节电压；纳入偏压电压产生器以根据偏压电流输出参考栅极电压，偏压电压产生器包含串联连接的电阻器及二极管连接NMOS(N通道金属氧化物半导体)晶体管以及低通滤波器；结合多个开关负载电路，所述多个开关负载电路中的每一者包含负载、通过逻辑信号控制的上电开关、去耦合电容器及共漏极NMOS晶体管，其中，共漏极NMOS晶体管的漏极连接至调节电压，共漏极NMOS晶体管的栅极通过上电开关连接到参考栅极电压，共漏极NMOS晶体管的源极连接到负载和去耦合电容器，共漏极NMOS晶体管的长度等于二极管连接NMOS晶体管的长度，且共漏极NMOS晶体管的宽度等于二极管连接NMOS晶体管的宽度乘以负载电流与偏压电流的比值。
附图说明
[0008]图1为现有技术的电压调节系统的示意图。
[0009]图2为根据本公开电压调节系统的一实施例的示意图。
[0010]符号说明
[0011]100：电压调节系统
[0012]110：电流-电压转换器
[0013]111：电阻器
[0014]112：电阻器
[0015]113：电容器
[0016]120：电压调节器
[0017]122：运算放大器
[0018]123：NMOS晶体管
[0019]131：第一负载
[0020]132：第一开关
[0021]141：第二负载
[0022]142：第二开关
[0023]151：去耦合电容器
[0024]200：电压调节系统
[0025]210：偏压电压产生器
[0026]211：NMOS晶体管
[0027]212：电阻器
[0028]213：电阻器
[0029]214：电容器
[0030]220：电压调节器
[0031]221：运算放大器
[0032]222：NMOS晶体管
[0033]230：第一开关负载电路
[0034]231：上电开关
[0035]232：共漏极NMOS晶体管
[0036]233：负载
[0037]234：断电开关
[0038]235：去耦合电容器
[0039]240：第二开关负载电路
[0040]241：上电开关
[0041]242：NMOS晶体管
[0042]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电压调节系统，包含：一电压调节器，设置以接收一第一参考电压并输出一调节电压；一偏压电压产生器，包含：一以二极管形式连接的晶体管，设置以接收一偏压电流并输出一参考栅极电压；及多个开关负载电路，所述多个开关负载电路中的每一者包含：一共漏极晶体管，设置以自该调节电压接收供电，该共漏极晶体管经由通过一逻辑信号控制的一开关自该参考栅极电压接收控制，并输出一供应电压至一负载且分流至一去耦合电容器，其中，该共漏极晶体管的尺寸是根据一比值将该以二极管形式连接的晶体管的尺寸做缩放而得，该比值是指该负载的一电流与该偏压电流之间的比值。2.如权利要求1所述的电压调节系统，其中，该电压调节器包含一功率晶体管及一运算放大器，该运算放大器设置以形成具有负反馈的一控制回路，以使该调节电压近似等于该第一参考电压。3.如权利要求1所述的电压调节系统，其中，该偏压电压产生器还包含与该以二极管形式连接的晶体管串联连接的一电阻器以建立一偏压电压，该偏压电压等于该以二极管形式连接的晶体管的一阈值电压加上该以二极管形式连接的晶体管的一过驱动电压加上一偏置电流与该电阻器的电阻值的乘积。4.如权利要求3所述的电压调节系统，其中，该偏压电压产生器还包含一低通滤波器，该低通滤波器设置以将该偏压电压滤波为该参考栅极电压，该共漏极晶体管的长度等于该以二极管形式连接的晶体管的长度，该共漏极晶体管的宽度等于该以二极管形式连接的晶体管的宽度乘以该负载的该电流与该偏压电流之间的该比值。5.如权利要求1所述的电压调节系统，其中，该开关负载电路还包含通过一互补逻辑信号控制的一附加开关，该附加开关设置以在该互补逻辑信号生效时将该共漏极晶体管的栅极拉至接地。6.一种电压调节系统，包含：一电压调节器，设置以接收一第一参考电压并输出一调节电压；一偏压电压产生器，设置以接收一偏压电流并输出一参考栅极电压，该偏压电压产生器包含串联连接的一电阻器及一二极管连接NMOS晶体管及一低通滤波器；及多个开关负载电...

【专利技术属性】
技术研发人员：林嘉亮，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：