半导体装置以及该半导体装置的制造方法制造方法及图纸

半导体装置以及该半导体装置的制造方法。一种半导体装置包括：层叠结构，其包括交替地层叠的多个导电图案和多个绝缘层；穿透层叠结构的沟道结构；以及穿透层叠结构的存储器层，该存储器层设置在沟道结构和层叠结构之间。存储器层包括交替地布置的多个存储器部分和多个虚设部分。各个存储器部分包括介于多个绝缘层之间的第一部分以及介于多个虚设部分之间的第二部分。存储器部分的第一部分具有铁电性。性。性。

【技术实现步骤摘要】
半导体装置以及该半导体装置的制造方法


[0001]本公开总体上涉及半导体装置以及该半导体装置的制造方法，更具体地，涉及一种三维半导体装置以及该三维半导体装置的制造方法。

技术介绍

[0002]半导体装置包括利用金属氧化物半导体场效应晶体管(MOSFET)配置的集成电路。随着半导体装置的尺寸和设计规则逐渐减小，MOSFET的缩小逐渐加快。
[0003]MOSFET的缩小可能导致短沟道效应等，并且因此，半导体装置的操作特性可能劣化。因此，已研究了用于在克服由于半导体装置的高集成而导致的限制的同时形成具有更大性能的半导体装置的各种方法。
[0004]此外，这种集成电路追求操作可靠性和低功耗。因此，已研究了用于在较小的空间内形成具有更高可靠性和更低功耗的装置的方法。

技术实现思路

[0005]根据本公开的一方面，提供了一种半导体装置，该半导体装置可包括：层叠结构，其包括交替地层叠的多个导电图案和多个绝缘层；穿透层叠结构的沟道结构；以及穿透层叠结构的存储器层，该存储器层设置在沟道结构和层叠结构之间，其中，存储器层包括交替地布置的多个存储器部分和多个虚设部分，其中，各个存储器部分包括介于多个绝缘层之间的第一部分以及介于多个虚设部分之间的第二部分，并且其中，存储器部分的第一部分具有铁电性。
[0006]根据本公开的另一方面，提供了一种半导体装置，该半导体装置可包括：层叠结构，其包括交替地层叠的多个导电图案和多个绝缘层；穿透层叠结构的沟道结构；以及穿透层叠结构的存储器层，该存储器层设置在沟道结构和层叠结构之间，其中，存储器层包括交替地布置的多个存储器部分和多个虚设部分，其中，各个所述存储器部分包括介于多个绝缘层之间的第一部分以及介于多个虚设部分之间的第二部分，其中，存储器部分具有铁电性，并且虚设部分具有顺电性(paraelectricity)。
[0007]根据本公开的另一方面，提供了一种制造半导体装置的方法，该方法可包括以下步骤：形成包括绝缘层和牺牲层的层叠结构；形成穿透层叠结构的第一孔，使得绝缘层的第一侧壁和牺牲层的第二侧壁暴露；通过蚀刻牺牲层的第二侧壁来形成限定牺牲层的第三侧壁的第一凹陷；沿着绝缘层的第一侧壁和牺牲层的第三侧壁形成限定第二凹陷的初步存储器层；在第二凹陷中形成缓冲图案；通过使初步存储器层晶体化来形成存储器层；以及在存储器层中形成沟道层。
[0008]根据本公开的另一方面，提供了一种半导体装置，该半导体装置可包括：层叠结构，其包括多个导电图案；穿透层叠结构的沟道层；以及穿透层叠结构的存储器层，该存储器层设置在沟道层和层叠结构之间，其中，气隙限定在多个导电图案之间，其中，存储器层包括介于导电图案和沟道层之间的存储器部分以及介于气隙和沟道层之间的虚设部分，其
中，存储器部分和虚设部分具有铁电性，其中，存储器部分的最大残余极化强度大于虚设部分的最大残余极化强度。
[0009]根据本公开的另一方面，提供了一种半导体装置，该半导体装置可包括：层叠结构，其包括多个导电图案；穿透层叠结构的沟道层；以及穿透层叠结构的存储器层，该存储器层设置在沟道层和层叠结构之间，其中，气隙限定在所述多个导电图案之间，其中，存储器层包括介于导电图案和沟道层之间的存储器部分以及介于气隙和沟道层之间的虚设部分，其中，存储器部分具有铁电性，并且虚设部分具有顺电性。
[0010]根据本公开的另一方面，提供了一种制造半导体装置的方法，该方法可包括以下步骤：形成包括绝缘层和牺牲层的层叠结构；形成穿透层叠结构的初步存储器层，该初步存储器层包括初步存储器部分和初步虚设部分；在初步存储器层中形成沟道层；通过去除绝缘层来形成暴露初步虚设部分的气隙；以及通过在初步虚设部分暴露的状态下使初步存储器层晶体化来形成存储器层。
附图说明
[0011]现在将在下文参照附图更充分地描述示例实施方式；然而，其可按照不同的形式来具体实现，不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式以使得本公开将彻底和完整，并且将向本领域技术人员充分传达示例实施方式的范围。
[0012]在附图中，为了例示清晰，尺寸可能被夸大。将理解，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的仅有元件，或者也可存在一个或更多个中间元件。相似的标号始终表示相似的元件。
[0013]图1A是示意性地示出根据本公开的实施方式的铁电层的电场对极化特性的磁滞图。
[0014]图1B、图1C、图1D和图1E是图1A所示的铁电层的电场对极化特性的铁电装置结构的示图。
[0015]图2A是根据本公开的实施方式的半导体装置的平面图。
[0016]图2B是沿着图2A所示的线A-A
’
截取的截面图。
[0017]图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H和图3I是示出图2A和图2B所示的半导体装置的制造方法的截面图。
[0018]图4A、图4B和图4C是示出图2A和图2B所示的半导体装置的制造方法的截面图。
[0019]图5是根据本公开的实施方式的半导体装置的截面图。
[0020]图6A、图6B和图6C是示出图5所示的半导体装置的制造方法的截面图。
[0021]图7是根据本公开的实施方式的半导体装置的截面图。
[0022]图8是根据本公开的实施方式的半导体装置的截面图。
[0023]图9是根据本公开的实施方式的半导体装置的截面图。
[0024]图10是示出根据本公开的实施方式的存储器系统的配置的框图。
[0025]图11是示出根据本公开的实施方式的计算系统的配置的框图。
具体实施方式
[0026]为了描述根据本公开的概念的实施方式，本文所公开的具体结构或功能描述仅是
例示性的。根据本公开的概念的实施方式可按照各种形式实现，不能被解释为限于本文中所阐述的实施方式。
[0027]实施方式提供一种能够改进操作可靠性的半导体装置。
[0028]图1A是示意性地示出根据本公开的实施方式的铁电层的电场对极化特性的磁滞图。图1B至图1E是图1A所示的铁电层的电场对极化特性的铁电装置结构的示图。
[0029]参照图1A和图1B，铁电装置结构1000S可包括第一电极1001、铁电层1002和第二电极1003。铁电层1002可包括可根据晶体结构具有铁电性或顺电性的材料。在示例中，铁电层1002可包括氧化铪锆、氧化铪或氧化锆。在示例中，铁电层1002可掺杂有硅、铝、钇或钆作为杂质。
[0030]铁电层1002可包括第一畴(domain)DM1和第二畴DM2。第一畴DM1和第二畴DM2可具有相同的组成。在示例中，当铁电层1002包括氧化铪锆时，第一畴DM1和第二畴DM2可具有Hf
1-x
Zr
x
O
y
的组成。
[0031]第一畴DM1和第二畴DM2中的每一个可包括具有正交晶系的晶体结构的单晶和不具有正交晶系本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，该半导体装置包括：层叠结构，该层叠结构包括交替地层叠的多个导电图案和多个绝缘层；沟道结构，该沟道结构穿透所述层叠结构；以及存储器层，该存储器层穿透所述层叠结构，该存储器层设置在所述沟道结构和所述层叠结构之间，其中，所述存储器层包括交替地布置的多个存储器部分和多个虚设部分，其中，各个所述存储器部分包括介于多个所述绝缘层之间的第一部分以及介于多个所述虚设部分之间的第二部分，并且其中，所述存储器部分的所述第一部分具有铁电性。2.根据权利要求1所述的半导体装置，其中，所述存储器部分的所述第二部分和所述虚设部分具有铁电性，并且其中，所述存储器部分的最大残余极化强度大于所述虚设部分的最大残余极化强度。3.根据权利要求2所述的半导体装置，其中，各个所述存储器部分处具有正交晶系的晶体结构的单晶的体积比大于各个所述虚设部分处具有所述正交晶系的晶体结构的单晶的体积比。4.根据权利要求2所述的半导体装置，其中，所述存储器部分和所述虚设部分具有相同的组成。5.根据权利要求2所述的半导体装置，其中，所述存储器部分的矫顽电场的绝对值大于所述虚设部分的矫顽电场的绝对值。6.根据权利要求1所述的半导体装置，其中，所述沟道结构包括朝着所述导电图案突出的突出部分。7.根据权利要求6所述的半导体装置，其中，所述突出部分设置在多个所述虚设部分之间。8.根据权利要求7所述的半导体装置，其中，所述虚设部分具有顺电性。9.根据权利要求2所述的半导体装置，其中，彼此相邻的多个所述导电图案之一和多个所述存储器部分之一的中心水平相同。10.一种半导体装置，该半导体装置包括：层叠结构，该层叠结构包括交替地层叠的多个导电图案和多个绝缘层；沟道结构，该沟道结构穿透所述层叠结构；以及存储器层，该存储器层穿透所述层叠结构，该存储器层设置在所述沟道结构和所述层叠结构之间，其中，所述存储器层包括交替地布置的多个存储器部分和多个虚设部分，其中，各个所述存储器部分包括介于多个所述绝缘层之间的第一部分以及介于多个所述虚设部分之间的第二部分，其中，所述存储器部分具有铁电性，并且所述虚设部分具有顺电性。11.根据权利要求10所述的半导体装置，其中，所述第一部分与多个所述绝缘层中的一个绝缘层的顶表面和多个所述绝缘层中的另一个绝缘层的底表面接触。12.根据权利要求10所述的半导体装置，其中，所述沟道结构包括朝着所述导电图案突
出的突出部分。13.根据权利要求12所述的半导体装置，其中，所述突出部分设置在多个所述虚设部分之间。14.根据权利要求12所述的半导体装置，其中，各个所述突出部分的中心水平等于各个所述导电图案的中心水平。15.根据权利要求10所述的半导体装置，该半导体装置还包括穿透所述层叠结构的填充层，该填充层设置在沟道层中，其中，所述导电图案与所述填充层之间的最短距离大于所述绝缘层与所述填充层之间的最短距离。16.根据权利要求10所述的半导体装置，该半导体装置还包括介于所述存储器层和所述层叠结构之间的插置层。17.根据权利要求16所述的半导体装置，其中，所述插置层包括氧化硅和氧化铪中的至少一种。18.一种制造半导体装置的方法，该方法包括以下步骤：形成包括绝缘层和牺牲层的层叠结构；形成穿透所述层叠结构的第一孔，使得所述绝缘层的第一侧壁和所述牺牲层的第二侧壁暴露；通过蚀刻所述牺牲层的所述第二侧壁来形成限定所述牺牲层的第三侧壁的第一凹陷；沿着所述绝缘层的所述第一侧壁和所述牺牲层的所述第三侧壁形成限定第二凹陷的初步存储器层；在所述第二凹陷中形成缓冲图案；通过使所述初步存储器层晶体化来形成存储器层；以及在所述存储器层中形成沟道层。19.根据权利要求18所述的方法，该方法还包括去除所述缓冲图案。20.根据权利要求19所述的方法，其中，去除所述缓冲图案的步骤包括使所述第二凹陷敞开。21.根据权利要求20所述的方法，其中，所述沟道层填充通过去除所述缓冲图案而敞开的所述第二凹陷。22.根据权利要求18所述的方法，其中，所述第一侧壁与所述第一孔的中心之间的最短距离小于所述第三侧壁与所述第一孔的所述中心之间的最短距离。23.根据权利要求18所述的方法，其中，所述绝缘层包括多个绝缘层，其中，所述第一凹陷设置在多个所述绝缘层...

【专利技术属性】
技术研发人员：姜仁求，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：