【技术实现步骤摘要】
U型晶体管阵列及其形成方法、半导体器件及其形成方法
[0001]本申请涉及半导体
，涉及但不限于一种U型晶体管阵列及其形成方法、半导体器件及其形成方法。
技术介绍
[0002]晶体管阵列在半导体电子设备中被广泛地用作开关器件或驱动装置。例如，晶体管阵列中的每一晶体管可以用于动态随机存储器(Dynamic Random Access Memory，DRAM)中，用于控制每一存储单元中的电容。
[0003]相关技术中的晶体管阵列主要包括平面(Planner)晶体管阵列和填埋式沟道(Buried Channel Array Transistor，BCAT)晶体管阵列，然而不论是平面晶体管阵列还是填埋式沟道晶体管阵列，其源极(Source，S)和漏极(Drain，D)均位于栅极(Gate，G)的水平两侧，这种结构下源极和漏极分别占用了不同的位置，使得晶体管阵列的面积较大。另外，随着半导体器件集成度的不断增加，晶体管的尺寸越做越小，受限于平面晶体管阵列中的平面晶体管和填埋式晶体管阵列中的填埋式晶体管的沟道尺寸的影响，相关...
【技术保护点】
【技术特征摘要】
1.一种U型晶体管阵列，其特征在于，包括：分别沿第一方向和第二方向排列的多个U型晶体管；其中，每一所述U型晶体管包括：沟道区；源极，位于所述沟道区的第一端；漏极，位于所述沟道区的第二端，其中，所述第一端和所述第二端分别为所述沟道区在第三方向上相对的两端；所述第一端与所述第二端在所述第一方向上的尺寸不同；所述源极、所述沟道区和所述漏极形成U型结构；栅极，所述沟道区位于所述栅极的任一侧；栅极氧化层，位于所述沟道区和所述栅极之间；所述第一方向与所述第二方向构成的平面垂直于所述第三方向；所述第三方向为形成所述沟道区的晶圆的厚度方向。2.根据权利要求1所述的晶体管阵列，其特征在于，在所述第二方向上，所述U型晶体管阵列中的每一所述U型晶体管的栅极相互连接。3.根据权利要求1或2所述的晶体管阵列，其特征在于，每一所述U型晶体管还包括：隔离层；所述隔离层位于所述栅极的表面，且在所述第二方向上，所述U型晶体管阵列中的每一所述U型晶体管的隔离层相互连接。4.根据权利要求3所述的晶体管阵列，其特征在于，所述栅极氧化层还位于所述隔离层与所述源极或所述漏极之间。5.根据权利要求3所述的晶体管阵列，其特征在于，所述第一方向与所述第二方向之间的夹角为0
‑
90度。6.一种半导体器件，其特征在于，所述半导体器件包括：存储器单元、字线和位线；所述存储器单元至少包括如权利要求1至4任一项所述的U型晶体管阵列；所述U型晶体管阵列包括分别沿第一方向和第二方向排列的多个U型晶体管；其中，每一所述U型晶体管至少包括：栅极、源极和漏极；沿所述第二方向延伸的所述字线与每一所述所述U型晶体管的栅极连接，所述字线用于提供字线电压，并通过所述字线电压控制每一所述U型晶体管导通或截止；沿所述第一方向延伸的所述位线与每一所述U型晶体管的源极或者漏极连接，所述位线用于在每一所述U型晶体管导通时，对所述存储器单元执行读取或写入操作。7.根据权利要求6所述的半导体器件，其特征在于，所述存储器单元还包括：与每一所述U型晶体管对应的存储电容；每一所述存储电容的一端与一个所述U型晶体管的源极或者漏极连接，每一所述存储电容的另一端接地，所述存储电容用于存储写入所述存储器单元的数据。8.根据权利要求6或7所述的半导体器件，其特征在于，所述半导体器件包括但不限于以下任意一种：动态随机存取存储器、铁电存储器、相变存储器、磁变存储器或者阻变存储器。9.一种U型晶体管阵列的形成方法，其特征在于，所述方法包括：提供一晶圆，所述晶圆包括沿第一方向排列的多个硅柱列，每一所述硅柱列包括沿第二方向排列的多个硅柱；任意相邻两个硅柱之间填充有第一绝缘层；
依次将每相邻的两个硅柱列，确定为一个晶体管列；刻蚀每一所述晶体管列中的两个硅柱列之间的第一绝缘层，对应形成一个U型沟槽；在每一所述U型沟槽中形成栅极氧化层；在形成有所述栅极氧化层的每一U型沟槽中形成栅极；在每一所述硅柱的第一端，形成源极；在漏极形成区，形成漏极，其中，所述漏极形成区为每一所述晶体管列中沿所述第一方向排列的两个硅柱以及所述两个硅柱之间所对应的晶圆区域；所述漏极形成区位于所述硅柱的第二端，其中，所述第一端和所述第二端分别为所述硅柱在第三方向上相对的两端，所述第一端与所述第二端在所述第一方向上的尺寸不同；所述源极与所述漏极...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。