半导体器件制造技术

本公开涉及一种半导体器件。该半导体器件执行软件锁步。半导体器件包括：第一电路组，包括在第一地址空间中待被操作的第一知识产权(IP)、第一总线和第一存储器；第二电路组，包括在第二地址空间中待被操作的第二IP、第二总线和第二存储器；可连接至第三存储器的第三总线；以及与第一总线至第三总线耦合的传输控制电路。当软件锁步被执行时，第二电路组将访问地址从第二IP转换到第二存储器，使得第二地址空间中被分配给第二存储器的地址与第一地址空间中被分配给第一存储器的地址相同。空间中被分配给第一存储器的地址相同。空间中被分配给第一存储器的地址相同。

【技术实现步骤摘要】
半导体器件


[0001]本公开涉及半导体器件。

技术介绍

[0002]自动驾驶车辆中安装的半导体器件需要是高度可靠的。另一方面，由于宇宙射线或物理劣化，半导体器件可能会执行无意的操作。这意味着在半导体器件中可能发生故障。由于不可能防止在半导体器件中发生的所有故障，因此需要检测已发生的故障。
[0003]用于检测在半导体器件中发生的故障的一个技术是被称为锁步的技术。在该技术中，使用可以实现相同功能的两个电路块，并且每个电路块在特定的定时进行操作。在对两个电路块的处理完成之后，比较两个电路块的处理结果。
[0004]以下列出了所公开的技术。
[0005][专利文献1]日本未审查专利申请公开号2020
‑
4108
[0006]专利文献1公开了用于执行软件锁步(SWLS)的半导体器件。专利文献1中所公开的半导体器件包括CPU 10、CPU 20、CPU 230和存储器260。在SWLS操作期间，CPU 10和CPU 20中的每一个读取针对SWLS的、被存储在存储器中的程序和数据。CPU 10和CPU 2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种执行软件锁步(SWLS)的半导体器件，包括：第一电路组，包括在第一地址空间中待被操作的第一知识产权IP、第一总线以及经由所述第一总线而被耦合到所述第一IP的第一存储器；第二电路组，包括在第二地址空间中待被操作的第二IP、第二总线以及经由所述第二总线而被耦合到所述第二IP的第二存储器；第三总线，能够与第三存储器连接；以及传输控制电路，被耦合到所述第一总线至所述第三总线并且包括比较器，其中当所述SWLS被执行时，所述传输控制电路被配置为将针对所述SWLS的程序从所述第三存储器传输到所述第一存储器和所述第二存储器，所述第一IP被配置为执行所述第一存储器中所存储的、针对所述SWLS的所述程序，以将第一执行结果存储在所述第一存储器中，所述第二IP被配置为执行所述第二存储器中所存储的、针对所述SWLS的所述程序，以将第二执行结果存储在所述第二存储器中；所述传输控制电路被配置为从所述第一存储器和所述第二存储器读取所述第一执行结果和所述第二执行结果，并且使用所述比较器将所述第一执行结果与所述第二执行结果进行比较，并且所述第二电路组被配置为将访问地址从所述第二IP转换到所述第二存储器，使得在所述第二地址空间中被分配给所述第二存储器的地址与所述第一地址空间中被分配给所述第一存储器的地址相同。2.根据权利要求1所述的半导体器件，其中所述第二总线包括：地址转换电路，被配置为将所述访问地址从所述第二IP转换到所述第二存储器；以及操作模式设置寄存器，被配置为设置以下中的任一个：指示所述SWLS将被执行的第一值，以及指示所述SWLS将不被执行的第二值，其中当所述第一值被设置在所述操作模式设置寄存器中时，所述地址转换电路被配置为将所述访问地址从所述第二IP转换到所述第二存储器，使得在所述第二地址空间中被分配给所述第二存储器的所述地址与在所述第一地址空间中被分配给所述第一存储器的所述地址相同。3.根据权利要求2所述的半导体器件，其中当所述第二值被设置在所述操作模式设置寄存器中时，所述地址转换电路被配置为不将所述访问地址从所述第二IP转换到所述第二存储器。4.根据权利要求2所述的半导体器件，还包括耦合到所述第二总线的中央处理单元(CPU)，并且其中所述地址转换电路被配置为不论被设置在所述操作模式设置寄存器中的值如何，不将访问地址从所述CPU转换到所述第二存储器。5.根据权利要求1所述的半导体器件，其中当所述SWLS被执行时，所述传输控制电路被配置为将针对所述SWLS的数据从所述第三存储器传输到所述第一存储器和所述第...

【专利技术属性】
技术研发人员：中村淳，山本哲弘，寺岛和昭，小池学，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：