像素电路及显示面板制造技术

本实用新型专利技术实施例公开了一种像素电路及显示面板。像素电路包括至少一个漏电抑制模块，漏电抑制模块的第一端连接驱动晶体管的漏极或漏电抑制模块的第一端连接信号线，且漏电抑制模块的第二端与驱动晶体管的栅极电连接；漏电抑制模块包括至少两个串联的第一晶体管，漏电抑制模块中至少一个第一晶体管为双栅晶体管，第一晶体管的栅极作为漏电抑制模块的控制端接入控制信号，通过设置与驱动晶体管的栅极设置连接的漏电抑制模块包括双栅结构的第一晶体管，可以降低漏电抑制模块自身的漏电；且在顶栅和底栅的控制端接入相同的控制信号，当双栅晶体管关断时有利于将双栅晶体管彻底关断，可以进一步降低漏电抑制模块的漏电。可以进一步降低漏电抑制模块的漏电。可以进一步降低漏电抑制模块的漏电。

【技术实现步骤摘要】
像素电路及显示面板


[0001]本技术实施例涉及显示
，尤其涉及一种像素电路及显示面板。

技术介绍

[0002]与液晶显示不同，主动发光有机二极管显示面板是电流驱动型的控制电路，流过发光二极管的发光电流由一个驱动晶体管控制。而现有的像素驱动电路中，在发光阶段驱动晶体管的栅极电位不稳定，影响显示画质。

技术实现思路

[0003]本技术提供一种像素电路及显示面板，以降低驱动晶体管的漏电，提高驱动晶体管栅极电位的稳定性，改善显示画质。
[0004]第一方面，本技术实施例提供了一种像素电路，该像素电路包括：驱动晶体管和与至少一个漏电抑制模块，所述漏电抑制模块的第一端连接所述驱动晶体管的漏极或所述漏电抑制模块的第一端连接信号线，且所述漏电抑制模块的第二端与所述驱动晶体管的栅极电连接；
[0005]所述漏电抑制模块包括至少两个串联的第一晶体管，其中所述漏电抑制模块中至少一个所述第一晶体管为双栅晶体管，所述第一晶体管的栅极作为所述漏电抑制模块的控制端接入控制信号，所述双栅晶体管的所述栅极包括顶栅和底栅，所述顶栅和所述底栅接入本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，包括：驱动晶体管和与至少一个漏电抑制模块，所述漏电抑制模块的第一端连接所述驱动晶体管的漏极或所述漏电抑制模块的第一端连接信号线，且所述漏电抑制模块的第二端与所述驱动晶体管的栅极电连接；所述漏电抑制模块包括至少两个串联的第一晶体管，其中所述漏电抑制模块中至少一个所述第一晶体管为双栅晶体管，所述第一晶体管的栅极作为所述漏电抑制模块的控制端接入控制信号，所述双栅晶体管的所述栅极包括顶栅和底栅，所述顶栅和所述底栅接入相同的控制信号。2.根据权利要求1所述的像素电路，其特征在于，所述双栅晶体管的有源层位于所述顶栅和所述底栅之间；所述顶栅在所述有源层上的垂直投影覆盖所述双栅晶体管的沟道区域；所述底栅在所述有源层上的垂直投影覆盖所述双栅晶体管的沟道区域。3.根据权利要求1所述的像素电路，其特征在于，所述双栅晶体管的沟道区域的宽度为1
‑
1.5微米。4.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管均为双栅晶体管。5.根据权利要求1所述的像素电路，其特征在于，所述像素电路包括与所述驱动晶体管栅极电连接的第一漏电抑制模块，所述第一漏电抑制模块的控制端与第一扫描信号输入端电连接，所述第一漏电抑制模块的第一端与数据电压信号线电连接，所述第一漏电抑制模块的第二端与所述驱动晶体管的栅极电连接。6.根据权利要求1所述的像素电路，其特征在于，还包括数据写入模块、发光控制模块，所述像素电路包括与所述驱动晶体管栅极电连接的第...

【专利技术属性】
技术研发人员：朱正勇，段培，马志丽，贾溪洋，张金方，
申请(专利权)人：昆山国显光电有限公司，
类型：新型
国别省市：