半导体结构及半导体结构的形成方法技术

一种半导体结构及半导体结构的形成方法，其中，半导体结构包括：衬底，所述衬底包括沿第一方向排布的若干第一区，以及位于相邻所述第一区之间的第二区；位于所述第一区和第二区表面的源漏掺杂层；位于所述第二区上的若干沟道柱；位于每个所述沟道柱侧壁面以及所述第二区的源漏掺杂层表面的栅极结构；位于每个所述第一区的源漏掺杂层上的第一电互连结构；若干第二电互连结构，所述若干第二电互连结构位于所述第二区的源漏掺杂层表面的栅极结构上，并且，所述第二电互连结构与该沟道柱沿第二方向排布，所述第二方向与所述第一方向之间互相垂直。从而，提高了半导体结构的性能。提高了半导体结构的性能。提高了半导体结构的性能。

【技术实现步骤摘要】
半导体结构及半导体结构的形成方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体结构及半导体结构的形成方法。

技术介绍

[0002]随着半导体技术的进一步发展，集成电路器件的尺寸越来越小，传统的鳍式场效应晶体管(FinFET)在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种环绕栅(gate-all-around，GAA)结构的场效应晶体管，使得用于作为沟道区的体积增加，进一步的增大了沟道栅极环绕结构鳍式场效应晶体管的工作电流，从而提高了半导体器件的性能。
[0003]然而，半导体结构的性能仍然需要改善。

技术实现思路

[0004]本专利技术解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以减小器件的电压损失，提高半导体结构的性能。
[0005]为解决上述技术问题，本专利技术的技术方案提供一种半导体结构，包括：衬底，所述衬底包括沿第一方向排布的若干第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括沿第一方向排布的若干第一区，以及位于相邻所述第一区之间的第二区；位于所述第一区和第二区表面的源漏掺杂层；位于所述第二区上的若干沟道柱；位于每个所述沟道柱侧壁面以及所述第二区的源漏掺杂层表面的栅极结构；位于每个所述第一区的源漏掺杂层上的第一电互连结构，所述第一电互连结构与所述源漏掺杂层电互连；若干第二电互连结构，所述若干第二电互连结构位于所述第二区的源漏掺杂层表面的栅极结构上，每个所述第二电互连结构与1个沟道柱的侧壁面上的栅极结构电互连，并且，所述第二电互连结构与该沟道柱沿第二方向排布，所述第二方向与所述第一方向之间互相垂直。2.如权利要求1所述的半导体结构，其特征在于，在沿所述第一方向上，所述相邻第一区的第一电互连结构之间的间距范围为100纳米至1500纳米。3.如权利要求1所述的半导体结构，其特征在于，所述第二区包括若干沟道区，每个所述沟道区中具有1个所述沟道柱，以及与该沟道柱侧壁面的栅极结构电互连的1个第二电互连结构。4.如权利要求3所述的半导体结构，其特征在于，所述若干沟道区沿所述第一方向和第二方向呈阵列排布。5.如权利要求1所述的半导体结构，其特征在于，所述第二区包括沿所述第二方向排布的第一电互连区、第一沟道区、第二沟道区和第二电互连区，所述第一沟道区和第二沟道区位于所述第一电互连区和第二电互连区之间，所述第一沟道区与所述第一电互连区相邻，所述第二沟道区与所述第二电互连区相邻，所述若干沟道柱分别位于所述第一沟道区上和所述第二沟道区上，所述若干第二电互连结构分别位于所述第一电互连区和第二电互连区上，并且，位于所述第一电互连区上的第二电互连结构，与位于所述第一沟道区上的沟道柱侧壁面上的栅极结构电互连，位于所述第二电互连区上的第二电互连结构，与位于所述第二沟道区上的沟道柱侧壁面上的栅极结构电互连。6.如权利要求5所述的半导体结构，其特征在于，位于所述第一沟道区上的若干沟道柱沿所述第一方向排布，位于所述第二沟道区上的若干沟道柱沿所述第一方向排布。7.如权利要求1所述的半导体结构，其特征在于，所述栅极结构包括：位于所述沟道柱侧壁面和所述第二区的源漏掺杂层表面的栅介质层，位于所述栅介质层表面的功函数层，以及位于所述功函数层表面的栅电极层。8.如权利要求7所述的半导体结构，其特征在于，位于所述第二区的各栅介质层相连、各功函数层相连，并且，各栅电极层相连。9.如权利要求7所述的半导体结构，其特征在于，所述栅极结构还包括：位于所述栅介质层和沟道柱侧壁面之间的过渡层。10.如权利要求1所述的半导体结构，...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：