伪双端口存储器及其控制方法技术

本发明专利技术提供了伪双端口存储器。伪双端口存储器包括单端口存储器，多工器，时序控制电路和输出电路。多工器被配置为将第一地址和第二地址顺序地输出至单端口存储器。输出电路被配置为从单端口存储器接收输出数据，以生成对应于第一地址的第一读取结果和对应于第二地址的第二读取结果。输出电路包括第一读出放大器和第二读出放大器，其中，第一读出放大器根据第一控制信号接收输出数据以生成用作第一读取结果的第一数据，第二读出放大器根据第二控制信号接收输出数据以生成用作第二读取结果的第二数据。的第二数据。的第二数据。

【技术实现步骤摘要】
伪双端口存储器及其控制方法


[0001]本公开实施例通常涉及双端口存储器，以及更具体地，涉及一种伪双端口存储器及其控制方法。

技术介绍

[0002]双端口存储器(dual
‑
port memory)在单个时钟周期内处理两项操作，例如，两项读取操作。双端口存储器通常包括与存储单元阵列(array of memory cells)一起操作的两个端口，可以从这两个端口同时访问该存储单元数组。为了减小存储器占用的面积，伪(pseudo)双端口存储器被使用。伪双端口存储器被设计为在单个时钟周期内利用时间交织机制对单端口存储器(single
‑
port memory)执行两项操作。例如，在时钟周期中，伪双端口存储器可以执行第一读取操作，然后执行第二读取操作。
[0003]以传统的伪双端口的两项读取操作为例，读出放大器(sense amplifier)在单个时钟信号内被使能两次，以输出两个读取结果，以及，这两个读取结果被分别临时存储在两个锁存器(latch)中。每个锁存器由相应的控制信号控制，以在适当的时间输出该读取结果。但是，读出放大器和两个锁存器的控制信号可能会出现竞速问题(racing issue)。

技术实现思路

[0004]因此，本专利技术的目的是提供一种更稳定(robust)和更有效的伪双端口存储器，以解决上述问题。
[0005]根据本专利技术一实施例，公开了一种伪双端口存储器。伪双端口存储器包括单端口存储器，多工器，时序控制器和输出电路。多工器被配置为接收第一地址和第二地址，并且将第一地址和第二地址输出到单端口存储器。时序控制电路被配置为产生多工器控制信号，以控制多工器将第一地址和第二地址顺序地输出到单端口存储器。输出电路被配置为从单端口存储器接收输出数据，以生成对应于第一地址的第一读取结果和对应于第二地址的第二读取结果。另外，输出电路包括读出放大器和解多工器。读出放大器被配置为从单端口存储器接收输出数据，以根据控制信号生成数据，其中，该控制信号是根据时序控制电路生成的第一控制信号和第二控制信号生成的。解多工器被配置为当第一控制信号具有使能状态时将数据输出至第一锁存器，以及，当第二控制信号具有使能状态时将数据输出至第二锁存器，其中，存储在第一锁存器中的数据用作第一读取结果，以及，存储在第二锁存器中的数据用作第二读取结果。
[0006]根据本专利技术的另一实施例，公开了一种伪双端口存储器。伪双端口存储器包括单端口存储器，多工器，时序控制器和输出电路。多工器被配置为接收第一地址和第二地址，并且将第一地址和第二地址输出到单端口存储器。时序控制电路被配置为产生多工器控制信号，以控制多工器将第一地址和第二地址顺序地输出到单端口存储器。输出电路被配置为从单端口存储器接收输出数据以生成对应于第一地址的第一读取结果和对应于第二地址的第二读取结果。另外，输出电路包括第一读出放大器和第二读出放大器。第一读出放大
器被配置为根据第一控制信号从单端口存储器接收输出数据以生成第一数据至第一锁存器，其中，存储在第一锁存器中的第一数据用作第一读取结果。第二读出放大器被配置为根据第二控制信号从单端口存储器接收输出数据以生成第二数据到第二锁存器，其中，存储在第二锁存器中的第二数据用作第二读取结果。
[0007]根据本专利技术的另一实施例，公开了一种伪双端口存储器的控制方法，其中，伪双端口存储器包括单端口存储器，多工器和输出电路。该多工器被配置为：接收第一地址和第二地址，并将第一地址和第二地址输出至单端口存储器。输出电路包括第一读出放大器和第二读出放大器。该控制方法包括以下步骤：在伪双端口存储器的时钟周期的前半部分中：控制多工器将第一地址输入到单端口存储器中；以及，使能第一读出放大器接收单端口存储器的输出数据，以产生第一数据，其中，该第一数据用作与第一地址相对应的第一读取结果；在伪双端口存储器的时钟周期的后半部分中：控制多工器将第二地址输入到单端口存储器；以及，使能第二读出放大器接收单端口存储器的输出数据，以产生第二数据，其中，该第二数据用作与第一地址相对应的第二读取结果。
[0008]本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本专利技术的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。
附图说明
[0009]图1是根据本专利技术一实施例示出的伪双端口存储器的示意图。
[0010]图2根据本专利技术一实施例示出了在单端口存储器的一部分内的电路和在输出电路的一部分内的电路。
[0011]图3根据本专利技术一实施例示出了读出放大器的示意图。
[0012]图4根据本专利技术一实施例示出了图2和图3所示的一些信号的时序示意图。
[0013]图5根据本专利技术另一实施例示出了在单端口存储器的一部分内的电路和在输出电路的一部分内的电路。
[0014]图6根据本专利技术一实施例示出了图5和图3所示的一些信号的时序示意图。
[0015]在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本专利技术实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。
具体实施方式
[0016]以下描述为本专利技术实施的较佳实施例，其仅用来例举阐释本专利技术的技术特征，而并非用来限制本专利技术的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本专利技术中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于
…”
的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另
一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
[0017]其中，除非另有指示，各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。
[0018]文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。
[0019]本专利技术针对伪双端口存储器提供一种时间交织式读出方案(time
‑
interleaving sensing scheme)。图1是根据本专利技术一实施例示出的伪双端口存储器(pseudo dual
‑
port memory本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种伪双端口存储器，其特征在于，包括：单端口存储器；多工器，被配置为接收第一地址和第二地址，并将该第一地址和该第二地址输出至该单端口存储器；时序控制电路，被配置为产生多工器控制信号，以控制该多工器将该第一地址和该第二地址顺序地输出至该单端口存储器；以及，输出电路，被配置为从该单端口存储器接收输出数据，以生成对应于该第一地址的第一读取结果和对应于该第二地址的第二读取结果；其中，该输出电路包括：读出放大器，被配置为从该单端口存储器接收该输出数据，以根据第三控制信号产生数据，其中，该第三控制信号是根据该时序控制电路产生的第一控制信号和第二控制信号产生的；以及，解多工器，耦接该读出放大器，被配置为在该第一控制信号具有使能状态时将该读出放大器产生的数据输出至第一锁存器，以及，在该第二控制信号具有使能状态时将该读出放大器产生的数据输出至第二锁存器，其中，存储在该第一锁存器中的数据用作该第一读取结果，存储在该第二锁存器中的数据用作该第二读取结果。2.如权利要求1所述的伪双端口存储器，其特征在于，该时序控制器产生该多工器控制信号，以控制该多工器在一个时钟周期内顺序地输出该第一地址和该第二地址至该单端口存储器，以及，该时序控制电路还产生第一控制信号和第二控制信号，以顺序地使能该读出放大器输出该第一读取结果和该第二读取结果的数据。3.如权利要求1所述的伪双端口存储器，其特征在于，该输出电路还包括或门，以及，该或门接收该第一控制信号和该第二控制信号，以生成用于控制该读出放大器的该第三控制信号。4.如权利要求1所述的伪双端口存储器，其特征在于，该第三控制信号是仅利用该第一控制信号和该第二控制信号产生的。5.一种伪双端口存储器，其特征在于，包括：单端口存储器；多工器，被配置为接收第一地址和第二地址，并将该第一地址和该第二地址输出至该单端口存储器；时序控制电路，被配置为产生多工器控制信号，以控制该多工器将该第一地址和该第二地址顺序地输出至该单端口存储器；以及，输出电路，被配置为从该单端口存储器接收输出数据，以生成对应于该第一地址的第一读取结果和对应于该第二地址的第二读取结果；其中，该输出电...

【专利技术属性】
技术研发人员：郭裔平，邱议德，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：