一种像素电路及其驱动方法以及显示装置，其中像素电路包括数据写入单元，第一控制单元，第一发光控制单元，第二发光控制单元，第二控制单元，存储单元以及驱动单元，所述驱动单元与所述数据写入单元、所述第一控制单元、所述第一发光控制单元、所述第二发光控制单元、所述第二控制单元以及所述存储单元连接。所述第二控制单元以及所述存储单元连接。所述第二控制单元以及所述存储单元连接。
【技术实现步骤摘要】
像素电路及其驱动方法、显示装置
[0001]本专利技术涉及显示
,具体涉及一种像素电路、其驱动方法及显示装置。
技术介绍
[0002]在显示面板的制作过程中，由于现实中制备条件的偏差，面板中不同的驱动晶体管的阀值电压(Vth)会有差异，因此，导致流经不同驱动晶体管的驱动电流有所差异，影响显示画面均一性，造成显示不均的问题。
[0003]图1是现有技术的像素电路的电路示意图，图2是现有技术的像素电路的时序示意图，其中扫描信号Vsel与数据信号Vdata同时输出高电位，第二晶体管T2根据扫描信号Vsel对第一晶体管输出数据信号Vdata，但是，第一晶体管T1向发光单元所输出的发光电流不可避免的会受到第一晶体管的阀值电压Vth影响。
[0004]故,有需要提供一种像素电路、其驱动方法及显示装置,以解决现有技术驱动晶体管输出的发光电流会受阀值电压影响造成显示装置画面显示不均的问题。
技术实现思路
[0005]为解决上述问题,本专利技术提出一种像素电路、其驱动方法以及显示装置，从而改善显示装置画面显示不均的问题。
[0006]为达成上述目的，本专利技术提供一种设置于显示基板上像素电路，包括:
[0007]数据写入单元，接入扫描信号及数据信号且与第一节点连接；
[0008]第一控制单元，接入参考电压且与所述第一节点连接；
[0009]第一发光控制单元，接入发光信号且与第一电源电压连接；
[0010]第二发光控制单元，接入所述发光信号且与第二节点以及发光单元连接；
[0011]第二控制单元，与所述第二节点连接；
[0012]存储单元，与所述第一节点及所述第二节点连接；以及
[0013]驱动单元，与所述第一发光控制单元、所述第一节点以及所述第二节点连接；
[0014]其中，所述发光信号输出低电位后，所述扫描信号输出高电位以向所述数据写入单元写入所述数据信号，且在所述发光信号回到高电位前所述扫描信号输出低电位使所述数据写入单元关闭后再打开所述第一发光控制单元及所述第二发光控制单元以使所述驱动单元驱动所述发光单元发光。
[0015]于本专利技术其中的一实施例中，所述数据单元包含第一晶体管，所述第一晶体管的栅极接入所述扫描信号，所述第一晶体管的源极接入所述数据信号，所述第一晶体管的漏极连接所述第一节点。
[0016]于本专利技术其中的一实施例中，所述第一控制单元包含第二晶体管，所述第二晶体管的栅极接入所述第一控制信号，所述第二晶体管的源极接入所述参考电压，所述第二晶体管的漏极连接所述第一节点。
[0017]于本专利技术其中的一实施例中，所述第一发光控制单元包含第三晶体管，所述第三
晶体管的源极接入所述第一电源电压，所述第三晶体管的栅极接入所述发光信号，所述第三晶体管的漏极连接所述驱动单元。
[0018]于本专利技术其中的一实施例中，所述第二发光控制单元包含第四晶体管，所述第四晶体管的栅极接入所述发光信号，所述第四晶体管的漏极与所述发光单元连接，所述第四晶体管的源极连接所述第二节点。
[0019]于本专利技术其中的一实施例中，所述第二控制单元包含第五晶体管，所述第五晶体管的栅极接入第二控制信号，所述第五晶体管的源极接入所述启始电压，所述第五晶体管的漏极连接所述第二节点。
[0020]于本专利技术其中的一实施例中，所述驱动单元包含驱动晶体管，所述驱动晶体管的源极连接所述第一发光控制单元，所述驱动晶体管的漏极连接所述第二节点，所述驱动晶体管的栅极连接所述第一节点。
[0021]于本专利技术其中的一实施例中，所述存储单元包含一存储电容，所述存储电容的第一端接入所述第一节点，所述存储电容的第二端接入所述第二节点。
[0022]为达成上述目的，本专利技术还提供像素电路的驱动方法，包括如上所述的像素电路，所述驱动方法包含重置阶段、阀值侦测阶段、数据写入阶段、维持阶段以及发光阶段；
[0023]在所述重置阶段，所述发光信号维持高电位，所述第二控制信号上升至高电位，所述第一控制信号于所述第二控制信号上升至高电位后上升至高电位，其中所述第一控制单元基于所述第一控制信号使所述第一节点放电至所述参考电压，所述第二控制单元基于所述第二控制信号控制所述第二节点放电至启始电压；
[0024]在所述阀值侦测阶段，所述发光信号与所述第一控制信号维持高电位，所述第二控制信号降为低电位，其中所述第二节点被充电至第一补偿电压；
[0025]在所述数据写入阶段，所述第一控制信号降为低电位，所述发光信号随后降为低电位，所述扫描信号在所述发光信号降为低电位后升为高电位，所述数据写入单元基于所述扫描信号将所述数据信号写入所述第一节点；
[0026]在所述维持阶段，所述扫描信号降至低电位；以及
[0027]在所述发光阶段，所述发光信号升至高电位，所述驱动单元驱动发光单元发光。
[0028]为达成上述目的，本专利技术还提供一种显示装置，包含复数个如上所述的像素电路、扫描驱动电路、数据驱动电路以及时钟控制电路，其中，所述描驱动电路用以提供所述扫描信号，所述数据驱动电路用以提供所述数据信号，所述时钟控制电路用以提供所述发光信号、所述第一控制信号、以及所述第二控制信号。
[0029]本专利技术公开的像素电路、其驱动方法以及显示装置，通过所述阀值侦测阶段使所述第二节点充电至第一补偿电压，减去驱动晶体管的阀值电压对像素电路的影响。通过所述发光阶段前的所述维持阶段使所述发光单元在发光前，所述扫描信号已降至低电位，减少所述扫描信号对所述驱动晶体管的影响，进而提高了显示效果。
【附图说明】
[0030]图1是现有技术的像素电路的电路示意图；
[0031]图2是现有技术的像素电路的时序示意图；
[0032]图3是本专利技术像素电路的一实施例的方块示意图；
[0033]图4是本专利技术像素电路的一实施例的方块示意图；
[0034]图5是本专利技术像素电路的一实施例的方块示意图；
[0035]图6是本专利技术像素电路的一实施例的方块示意图；
[0036]图7是本专利技术像素电路的一实施例的方块示意图；
[0037]图8是本专利技术像素电路的一实施例的方块示意图；
[0038]图9是本专利技术像素电路的一实施例的方块示意图；
[0039]图10是本专利技术像素电路的一实施例的方块示意图；
[0040]图11是本专利技术像素电路的一实施例的电路示意图；
[0041]图12是本专利技术像素电路的一实施例的等效电路示意图；
[0042]图13是本专利技术像素电路驱动方法的流程示意图；
[0043]图14是本专利技术像素电路驱动方法的时序示意图；
[0044]图15是本专利技术像素电路驱动方法的另一时序示意图；
[0045]图16是本专利技术显示装置的剖面示意图。
【具体实施方式】
[0046]以下实施例的说明是参考附加的图示,用以例示本专利技术可用以实施的特定实施例本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种像素电路，设置于显示基板上，其特征在于，包括:数据写入单元，接入扫描信号及数据信号且与第一节点连接；第一控制单元，接入参考电压且与所述第一节点连接；第一发光控制单元，接入发光信号及第一电源电压；第二发光控制单元，接入所述发光信号且与第二节点以及发光单元连接；第二控制单元，与所述第二节点连接；存储单元，与所述第一节点及所述第二节点连接；以及驱动单元，与所述第一发光控制单元、所述第一节点以及所述第二节点连接；其中，所述发光信号输出低电位后，所述扫描信号输出高电位以向所述数据写入单元写入所述数据信号，且在所述发光信号回到高电位前所述扫描信号输出低电位使所述数据写入单元关闭后再打开所述第一发光控制单元及所述第二发光控制单元以使所述驱动单元驱动所述发光单元发光。2.如权利要求1所述之像素电路，其特征在于，所述数据单元包含第一晶体管，所述第一晶体管的栅极接入所述扫描信号，所述第一晶体管的源极接入所述数据信号，所述第一晶体管的漏极连接所述第一节点。3.如权利要求1所述之像素电路，其特征在于，所述第一控制单元包含第二晶体管，所述第二晶体管的栅极接入所述第一控制信号，所述第二晶体管的源极接入所述参考电压，所述第二晶体管的漏极连接所述第一节点。4.如权利要求1所述之像素电路，其特征在于，所述第一发光控制单元包含第三晶体管，所述第三晶体管的源极接入所述第一电源电压，所述第三晶体管的栅极接入所述发光信号，所述第三晶体管的漏极连接所述驱动单元。5.如权利要求1所述之像素电路，其特征在于，所述第二发光控制单元包含第四晶体管，所述第四晶体管的栅极接入所述发光信号，所述第四晶体管的漏极与所述发光单元连接，所述第四晶体管的源极连接所述第二节点。6.如权利要求1所述之像素电路，其特征在于，所述第二控制单元包含第五晶体管，所述第五晶体管的栅极接入第二控制信号，所述第五晶体管的源极接入所述启始电压，所...
【专利技术属性】
技术研发人员：吴小玲，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。