调控电路制造技术

公开了一种调控电路，用于通过其第三电压信号输出端向源极驱动电路提供半模拟电压信号，包括提供第一电压信号的第一电流路径、提供第二电压信号的降压信号的第二电流路径，以及根据第一电压信号和第二电压信号提供第一电流路径上的第一晶体管的控制信号的控制单元，第二电流路径上的第二晶体管的控制端连接至第一电流路径的第一晶体管的下游路径，以输出第一电压信号或第二电压信号的降压信号至源极驱动电路的半模拟电压信号输入端。本实用新型专利技术的调控电路通过控制单元的一个控制信号控制分时导通第一电流路径和第二电流路径，可在优化开机闪屏，并降低最终提供的半模拟电压信号的抬升跨度，降低源极驱动电路的涌入电流，提高系统工作稳定性。提高系统工作稳定性。提高系统工作稳定性。

【技术实现步骤摘要】
调控电路


[0001]本技术涉及显示
，具体地，涉及一种调控电路。

技术介绍

[0002]目前许多机种为改善开机闪屏需求，公共电压信号VCOM在第二栅极驱动信号VGL(低压的栅极驱动电压)之后越晚起越好，但目前的电源芯片(Power IC)的公共电压信号VCOM与第一电压信号HAVDD的时序是同一个寄存器控制，即公共电压信号VCOM时序后移，第一电压信号HAVDD时序会相应后移。
[0003]第一电压信号HAVDD时序后移之后，第一电压信号HAVDD波形直接从0V上升到目标电压值，电源电压信号VIN的涌入(inrush)电流会增大。某些源极驱动芯片(S
‑
IC)会对其接收的第二电压信号AVDD与第一电压信号HAVDD压差有要求，例如压差不得大于6V，因改善开机闪屏致使第一电压信号HAVDD时序后移之后，不满足S
‑
IC压差要求，导致第一电压信号HAVDD起的那一瞬间，第一电压信号HAVDD迅速抬升，使电源电压信号VIN的涌入电流过大，使电源电压信号VIN的电压下拉过多，容易触发欠压锁定(UVLO，under voltage lock out)，导致显示面板熄灭。
[0004]参照图1在t1时刻，电源电压信号VIN开始有效，同时第二电压信号AVDD开始有效，延时5毫秒后至t2时刻，公共电压信号VCOM开始有效，同时，第一电压信号HAVDD瞬时抬升至中间电平，对应的电源电流I
‑
VIN的涌入电流为112mA，再至t3时刻，公共电压信号VCOM抬升至目标值，第一电压信号HAVDD和第二电压信号AVDD均开始抬升至各自的目标电压，以维持第一电压信号HAVDD和第二电压信号AVDD的电压差，t3时刻的电源电流I
‑
VIN的涌入电流为360mA，涌入电流小，但出现开机闪白现象。
[0005]参照图2，t1时刻电源电压信号VIN开始有效，延时20ms后至t21时刻公共电压信号VCOM和第一电压信号HAVDD开始有效，无开机闪白现象，但电源电流I
‑
VIN的涌入电流在t21时刻达到1.256A，电源电压信号VIN的电压瞬时下拉量较大，容易触发电源芯片的欠压锁定，影响系统工作稳定性。

技术实现思路

[0006]鉴于上述问题，本技术的目的在于提供一种调控电路，从而调节源极驱动电路接收的半模拟电压信号波形，在改善开机闪屏中提高源极驱动电路的工作稳定性。
[0007]根据本技术的一方面，提供一种调控电路，其特征在于，包括：
[0008]第一电流路径，连接在第一电压信号输入端与第三电压信号输出端之间，所述第一电流路径上串联有第一晶体管，所述第三电压信号输出端连接至源极驱动电路的半模拟电压信号输入端；
[0009]第二电流路径，连接在第二电压信号输入端与所述第三电压信号输出端之间，所述第二电流路径上串联有第二晶体管和降压单元；
[0010]控制单元，包括与所述第一电压信号输入端的第一输入端、与所述第二电压信号
输入端连接的第二输入端，以及与所述第一晶体管的控制端连接的控制信号输出端，
[0011]其中，所述第二晶体管的控制端连接至所述第一电流路径的所述第一晶体管的下游路径。
[0012]可选地，所述控制单元包括：
[0013]减法器，包括与所述第一电压信号输入端的第一输入端、与所述第二电压信号输入端连接的第二输入端；
[0014]控制信号生成单元，包括与所述减法器的输出端连接的第一输入端、参考电压信号输入端，以及连接至所述第一晶体管的控制端的输出端。
[0015]可选地，所述第二晶体管为PMOS管，所述第二晶体管的控制端还通过第一电阻器接地。
[0016]可选地，所述控制信号生成单元包括：
[0017]比较器，包括与所述减法器的输出端连接的第一输入端、参考电压信号输入端，以及连接至所述第一晶体管的控制端的输出端。
[0018]可选地，所述第一晶体管为PMOS管，所述第一晶体管的控制端还通过第二电阻器连接至第一电源的正端。
[0019]可选地，所述控制信号生成单元包括：
[0020]第三晶体管，串联在所述参考电压信号输入端与所述第一晶体管的控制端之间；
[0021]第四晶体管，串联在所述参考电压信号输入端与所述第三晶体管的控制端之间，所述第四晶体管的控制端连接至所述减法器的输出端。
[0022]可选地，所述第一晶体管、所述第三晶体管和所述第四晶体管均为PMOS管，所述第一晶体管的控制端通过第三电阻器接地，所述第三晶体管的控制端通过第四电阻器接地。
[0023]可选地，还包括：
[0024]第一续流二极管，正向串联在所述第一晶体管的输出端与所述第三电压信号输出端之间，其中，所述第二晶体管的控制端连接在所述第一晶体管的输出端与所述第一续流二极管的输入端之间。
[0025]可选地，还包括：
[0026]第二续流二极管，正向串联在所述第二晶体管的输出端与所述第三电压信号输出端之间。
[0027]可选地，所述降压单元包括：
[0028]齐纳二极管，设置在所述第二电流路径上的所述第二晶体管的上游。
[0029]本技术提供的包括连接第一电压信号输入端至第三电压信号输出端的第一电流路径、连接第二电压信号输入端至第三电压信号输出端的第二电流路径，第一电流路径上设置第一晶体管，第二电流路径上设置第二晶体管和降压单元，第二晶体管的控制端连接至第一电流路径的第一晶体管的下游路径，控制单元的输出端连接至第一晶体管的控制端，根据第一电压信号与第二电压信号的差控制第一晶体管的导通和关断，控制第一电流路径的导通和关断，同时通过第一电流路径的下游电位控制第二晶体管的导通和关断，控制第二电流路径的导通和关断，进而在第三电压输出端选择输出第一电压信号或经过降压后的第二电压信号，可在第一电压信号电平上拉至目标值之前提供经过降压后的第二电压信号至源极驱动电路的半模拟电压信号输入端，降低源极驱动电路的涌入电流，降低电
Oxide Semiconductor，P型金属氧化物半导体)管，控制信号生成单元120为比较器U2，比较器U2的同相输入端连接减法器110的输出端，反向输入端为参考电压信号输入端，在第二电压信号AVDD与第一电压信号HAVDD的差大于参考电压信号时，输出高电平，控制第一晶体管T1关断，同时第二晶体管T2的控制端同通过第一电阻器R1接地，关断第一电流路径，开启第二电流路径，输出降压后的第二电压信号AVDD，否则第一电流路径开启，第二电流路径关断，直接输出第一电压信号HAVDD。
[0045]其中，在第一电流路径的第一晶体管T1的下游和第二电流路径的第二晶体管T2的下游，还分别设置有第一续流二极管D1和第二续流二极管D2，防止第一电流路径和第二电流路径上的电流倒灌，且可提高输出电压的稳定性。第二晶体管T2的控制端连接在续流二极管D1的输入端，可降低第三本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种调控电路，其特征在于，包括：第一电流路径，连接在第一电压信号输入端与第三电压信号输出端之间，所述第一电流路径上串联有第一晶体管，所述第三电压信号输出端连接至源极驱动电路的半模拟电压信号输入端；第二电流路径，连接在第二电压信号输入端与所述第三电压信号输出端之间，所述第二电流路径上串联有第二晶体管和降压单元；控制单元，包括与所述第一电压信号输入端的第一输入端、与所述第二电压信号输入端连接的第二输入端，以及与所述第一晶体管的控制端连接的控制信号输出端，其中，所述第二晶体管的控制端连接至所述第一电流路径的所述第一晶体管的下游路径。2.根据权利要求1所述的调控电路，其特征在于，所述控制单元包括：减法器，包括与所述第一电压信号输入端的第一输入端、与所述第二电压信号输入端连接的第二输入端；控制信号生成单元，包括与所述减法器的输出端连接的第一输入端、参考电压信号输入端，以及连接至所述第一晶体管的控制端的输出端。3.根据权利要求2所述的调控电路，其特征在于，所述第二晶体管为PMOS管，所述第二晶体管的控制端还通过第一电阻器接地。4.根据权利要求2所述的调控电路，其特征在于，所述控制信号生成单元包括：比较器，包括与所述减法器的输出端连接的第一输入端、参考电压信号输入端，以及连接至所述第一晶体管...

【专利技术属性】
技术研发人员：凌旺，姜飞，王铮，王博然，
申请(专利权)人：昆山龙腾光电股份有限公司，
类型：新型
国别省市：