一种半导体器件制备方法技术

本申请提供一种半导体器件制备方法，涉及半导体技术领域，方法包括：在衬底上形成有半导体叠层；在半导体叠层的源极区域形成源极欧姆金属、漏极区域形成漏极欧姆金属；在源极区域和漏极区域之间形成有与半导体叠层接触的栅极金属；在栅极金属上形成有第一介质层；对包覆于栅极金属表面的第一介质层刻蚀，从而减缓了栅极金属侧壁的第一介质层的坡度，使得场板金属在第一介质层上制作时，在位于栅极金属侧壁的第一介质层上的连续性较好，从而能够有效提高器件的性能。效提高器件的性能。效提高器件的性能。

【技术实现步骤摘要】
一种半导体器件制备方法


[0001]本申请涉及半导体
，具体而言，涉及一种半导体器件制备方法。

技术介绍

[0002]随着半导体器件的高度集成，人们着力于提高半导体的制备良率。在半导体制备过程中，为了降低栅极电阻和栅长，一般会采用T型栅，受限于工艺，在其栅帽的两侧壁处通常具有较大的倾角，因此，在T型栅上形成介质层后，位于栅帽两侧壁处的介质层的坡度较大，由于较大的坡度导致在介质层上制作的场板金属的连续性较差，容易在坡度较大的地方出现开裂，使得器件易发生击穿。

技术实现思路

[0003]本申请的目的在于，针对上述现有技术中的不足，提供一种半导体器件制备方法，通过减缓坡度从而提高场板金属的连续性。
[0004]为实现上述目的，本申请实施例采用的技术方案如下：本申请实施例的一方面，提供一种半导体器件制备方法，方法包括：在衬底上形成有半导体叠层，半导体叠层包括间隔设置的源极区域和漏极区域；在半导体叠层的源极区域形成源极欧姆金属、漏极区域形成漏极欧姆金属；在源极区域和漏极区域之间形成有与半导体叠层接触的栅极金属；在栅极金属上形成有第一介质层，其中，位于栅极金属顶角处的第一介质层与位于栅极金属底角处的第一介质层的厚度比为第一厚度比；对包覆于栅极金属表面的第一介质层刻蚀，其中，刻蚀后的位于栅极金属顶角处的第一介质层与刻蚀后的位于栅极金属底角处的第一介质层的厚度比为第二厚度比，且第二厚度比小于第一厚度比；在第一介质层上形成场板金属。
[0005]可选的，第二厚度比为0.6至1.5。
[0006]可选的，在源极区域和漏极区域之间形成有与半导体叠层接触的栅极金属包括：在源极欧姆金属和漏极欧姆金属上形成有钝化层；刻蚀钝化层上形成位于源极欧姆金属和漏极欧姆金属之间的栅极槽，在栅极槽内形成与半导体叠层接触的栅极金属。
[0007]可选的，在栅极金属上形成有第一介质层之后，方法还包括：依次刻蚀第一介质层和钝化层以分别在源极欧姆金属和漏极欧姆金属上方形成第一窗口；分别在第一窗口内形成第一金属叠层，第一金属叠层包括依次形成的Ti/Au。
[0008]可选的，在分别在第一窗口内形成第一金属叠层之后，方法还包括：分别在源极欧姆金属和漏极欧姆金属上方的第一金属叠层上形成有第二金属叠层，第二金属叠层至少包括Ni；在第二金属叠层上形成第二介质层；刻蚀第二介质层以分别在源极欧姆金属和漏极欧姆金属上方的第二金属叠层上形成第二窗口；分别在第二窗口内形成第三金属叠层，第三金属叠层至少包括W。
[0009]可选的，第二金属叠层包括依次形成的Ti/Ni/Au、Ti/Ni/Ti/Au或者Ti/Ni/Pt/Au。
[0010]可选的，第三金属叠层包括依次形成的Ti/W，Ti与W的组分比为1:9至3:7。
[0011]可选的，源极欧姆金属包括第一源极欧姆金属和第二源极欧姆金属，第一源极欧姆金属和第二源极欧姆金属沿栅长方向依次间隔排布于源极区域。
[0012]可选的，第一源极欧姆金属沿栅长方向的宽度与漏极欧姆金属沿栅长方向的宽度的比值为1.2:1至1.5:1，第二源极欧姆金属沿栅长方向的宽度与漏极欧姆金属沿栅长方向的宽度的比值为1.2:1至1.5:1。
[0013]可选的，钝化层、第一介质层和第二介质层的材质均为氮化硅。
[0014]本申请的有益效果包括：本申请提供了一种半导体器件制备方法，方法包括：在衬底上形成有半导体叠层，半导体叠层包括间隔设置的源极区域和漏极区域；在半导体叠层的源极区域形成源极欧姆金属、漏极区域形成漏极欧姆金属；在源极区域和漏极区域之间形成有与半导体叠层接触的栅极金属；在栅极金属上形成有第一介质层，其中，位于栅极金属顶角处的第一介质层与位于栅极金属底角处的第一介质层的厚度比为第一厚度比；对包覆于栅极金属表面的第一介质层刻蚀，其中，刻蚀后的位于栅极金属顶角处的第一介质层与刻蚀后的位于栅极金属底角处的第一介质层的厚度比为第二厚度比，且第二厚度比小于第一厚度比；在第一介质层上形成场板金属。由于包覆于栅极金属表面的第一介质层经过刻蚀减缓了坡度，因此，使得场板金属在位于栅极金属侧壁的第一介质层上的连续性较好，从而能够有效提高器件的性能。
附图说明
[0015]为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0016]图1为本申请实施例提供的一种半导体器件制备方法的流程示意图；图2为本申请实施例提供的一种半导体器件的制备状态示意图之一；图3为本申请实施例提供的一种半导体器件的制备状态示意图之二；图4为本申请实施例提供的一种半导体器件的制备状态示意图之三；图5为本申请实施例提供的一种半导体器件的制备状态示意图之四；图6为本申请实施例提供的一种半导体器件的制备状态示意图之五；图7为本申请实施例提供的一种半导体器件的制备状态示意图之六；图8为本申请实施例提供的一种半导体器件的制备状态示意图之七；图9为本申请实施例提供的一种半导体器件的制备状态示意图之八；图10为本申请实施例提供的一种半导体器件的制备状态示意图之九；图11为本申请实施例提供的一种半导体器件的制备状态示意图之十；图12为本申请实施例提供的一种半导体器件的制备状态示意图之十一；图13为本申请实施例提供的一种半导体器件的制备状态示意图之十二；图14为本申请实施例提供的一种半导体器件的制备状态示意图之十三。
[0017]图标：100
‑
衬底；110
‑
半导体叠层；120
‑
钝化层；130
‑
源极欧姆金属；131
‑
第一源极欧姆金属；132
‑
第二源极欧姆金属；140
‑
漏极欧姆金属；150
‑
栅极金属；160
‑
第一介质层；
170
‑
源极第一金属叠层；180
‑
漏极第一金属叠层；190
‑
光刻胶层；200
‑
场板金属；210
‑
源极第二金属叠层；220
‑
漏极第二金属叠层；230
‑
第二介质层；240
‑
源极第三金属叠层；250
‑
漏极第三金属叠层。
具体实施方式
[0018]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
[0019]应当理解，虽然术语第一、第二等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件制备方法，其特征在于，所述方法包括：在衬底上形成有半导体叠层，所述半导体叠层包括间隔设置的源极区域和漏极区域；在所述半导体叠层的源极区域形成源极欧姆金属、漏极区域形成漏极欧姆金属；在所述源极区域和所述漏极区域之间形成有与所述半导体叠层接触的栅极金属；在所述栅极金属上形成有第一介质层，其中，位于所述栅极金属顶角处的第一介质层与位于所述栅极金属底角处的第一介质层的厚度比为第一厚度比；对包覆于所述栅极金属表面的所述第一介质层刻蚀，其中，刻蚀后的位于所述栅极金属顶角处的第一介质层与刻蚀后的位于所述栅极金属底角处的第一介质层的厚度比为第二厚度比，且所述第二厚度比小于所述第一厚度比；在所述第一介质层上形成场板金属。2.如权利要求1所述的半导体器件制备方法，其特征在于，所述第二厚度比为0.6至1.5。3.如权利要求1所述的半导体器件制备方法，其特征在于，所述在所述源极区域和所述漏极区域之间形成有与所述半导体叠层接触的栅极金属包括：在所述源极欧姆金属和所述漏极欧姆金属上形成有钝化层；刻蚀所述钝化层上形成位于所述源极欧姆金属和所述漏极欧姆金属之间的栅极槽，在所述栅极槽内形成与所述半导体叠层接触的栅极金属。4.如权利要求3所述的半导体器件制备方法，其特征在于，在所述栅极金属上形成有第一介质层之后，所述方法还包括：依次刻蚀所述第一介质层和所述钝化层以分别在所述源极欧姆金属和所述漏极欧姆金属上方形成第一窗口；分别在所述第一窗口内形成第一金属叠层，所述第一金属叠层包括依次形成的Ti/Au。5.如权利要...

【专利技术属性】
技术研发人员：杨天应，林坤，
申请(专利权)人：深圳市时代速信科技有限公司，
类型：发明
国别省市：