决定光盘系统中合并码的方法技术方案

一种决定合并码的方法，其包含下列步骤：　　　　（ａ）将八至十四调制器输出的十四位数据增加一位数据以成为十五位数据；　　　　（ｂ）将该十五位数据的每三位数据对应至一区段数字累积值以产生五区段数字累积值；　　　　（ｃ）将该五区段数字累积值累加至起始数字累积值以产生次数字累积值；　　　　（ｄ）依据该次数字累积值及默认值产生该合并码。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术提供一种决定合并码的方法，尤指一种求出一组能使数字累积值最接近零且符合连续零长度法则的合并码的方法。
技术介绍
在光盘烧录及可重复抹写系统中，需要经过两个步骤来将八位的码元数据(symbol data)先以不归零的编码方式(Non Return to Zero)存在，再转换成十四位的频道位数据(channel bit data)。上述这些步骤被称为八位至十四位调制(Eight to Fourteen Modulation)。而在红皮书的规范中，在由十四位数据所组成的串流中，出现数据为0时，其延伸长度不得大于十一周期，也不得小于三周期，这种连续零延伸时间的限制，在红皮书中称为连续零长度法则(run-length rule)，这种延伸时间的限制原因在于这十四位数据串流需被用作来维持光驱等线速的重要依据，其赖以依据的就是十四位数据串流的连续零长度，其中最低的三周期代表着在1.2米/秒下720千赫的信号，而最高的十一周期则代表着1.2米/秒下196千赫的信号，任何超过或是低于规范周期的信号都会被视为错误信号。除此之外，红皮书还定义了数字累积值(digital sum value)，其通过累积十四位数据的不归零编码值求得。目的是要让十四位数据的不归零编码值的平均电位能在直流电位附近。根据红皮书的规范，任何两组由八位调制至十四位的数据，都必须在其中间安插一组三位的合并码(merging bit)，其目的是要使整个数据流在加上这一组三位的合并码之后，除了能够符合连续零长度法则，也能够让整个十四位数据的不归零编码值的平均电位能接近直流电位值，因此，合并码势必需要一些运算才能得知其最优值。
技术实现思路
现有技术是利用了四组存储器或是寄存器完整地记录前一笔十四位数据、后一笔十四位数据、十四位数据的数字累积值以及不归零编码位阶值，通过这四组存储器内的数据来根据预设的表来映射合并码。然而，这样的方法需要很大的内存空间来存储该预设的表，以及译码电路需要对很多位的数据进行运算，如此会减缓光盘烧录及可重复抹写系统处理数据的速度。因此本专利技术的主要目的是提供一种决定合并码的方法，以解决上述问题。本专利技术提供一种决定合并码的方法，其包含将八至十四调制器输出的十四位数据增加一位数据以成为十五位数据，将该十五位数据的每三位数据对应至一区段数字累积值以产生五区段数字累积值，将该五区段数字累积值累加至起始数字累积值以产生一次数字累积值以及依据该次数字累积值及默认值产生合并码。相对于现有技术，本专利技术因将十四位数据加一位”0”形成十五位数据，因此可以将其五等分成五组三位数据，使得数字累积值处理单元一次仅需处理三位的数据，然后再根据数字累积值处理单元等相关电路而得知最终选择的合并码，因此比先前的直接根据表映射到合并码的方法，有着大幅度节省电路空间，且能兼顾运算速度的优点。附图说明图一为依据本专利技术的光盘烧录系统的方框图。图二为依据本专利技术的一个实施例。图三为本专利技术中的合并码对照表。图中标记说明10光盘烧录系统 12八至十四调制器14数字累积值处理单元 16数字累积值比较器18合并码选择器 20平行输入序列输出单元22连续零长度判断单元 24第一缓冲器26第二缓冲器具体实施方式请参照图一。图一为依据本专利技术的光盘烧录系统10的方框图。光盘烧录系统10包含有八至十四调制器12、数字累积值处理单元14、数字累积值比较器16、合并码选择器18、平行输入序列输出单元20、连续零长度判断单元22、第一缓冲器24以及第二缓冲器26。八至十四调制器12连结至数字累积值处理单元14、第一缓冲器24以及连续零长度判断单元22，其负责将由光盘拾取头所读取到的八位数据转换成十四位数据，并送进其它单元作进一步的处理。而连续零长度判断单元22则负责检查输入的十四位数据的连续零长度，并输出连续零长度数据至数字累积值处理单元14以作为此后合并码(merging bit)的判断依据。数字累积值处理单元14连结至数字累积值比较器16，其负责将十四位数据加上一个”0”以形成十五位数据、运算出次数字累积值，再根据所有可能的合并码状况产生四组数字累积值送往数字累积值比较器16做最后的合并码判断。数字累积值比较器16连结至合并码选择器18，其负责判断最后的合并码，并输出合并码选择信号送往合并码选择器18。合并码选择器18连结至平行输入序列输出单元20，其负责输出信号送至平行输入序列输出单元20来将最后的合并码安插在两笔十四位数据中，并以序列的方式输出。请参照图二。图二依据本专利技术的一个实施例。在此实施例中，假设所欲处理的输入数据为十进制的”79”，而该笔数据在转换到二进制的八位码元数据(symbol data)为”01001111”。而该八位的码元数据在经过八至十四位调制器12之后，会被转换成十四位的频道位数据数据，表示为”00100001000100”。该笔十四位数据随即会被输入数字累积值处理单元14、连续零长度判断单元22以及第一缓冲器24。其中连续零长度判断单元22负责检查输入的十四位数据是否符合连续零长度法则(run-length rule)，并输出连续零长度数据至数字累积值处理单元14以作为合并码的判断依据，而第一缓冲器24则将该笔十四位数据存于其中以等待最后的合并码。该笔十四位的频道位数据在进入数字累积值处理单元14之后，会先在最高一位再加上一位”0”，而成为十五位数据，表示为”001000010001000”。而后，该笔十五位数据会被分成五个区段，其分别为”001”，”000”，”010”，”001”以及”000”，故形成五组三位的区段位数据，而根据不归零编码的法则，假设起始不归零编码值(initial NRZ level)为”1”，则该笔十五位数据的每一个三位区段的不归零编码位阶值则分别为”1，1，-1”，”-1，-1，-1”，”-1，1，1”，”1，1，-1”以及”-1，-1，-1”。根据每一区段的不归零编码位阶值可知，第一区段的数字累积值为1+1-1＝1，因此所对应的区段数字累积值为”1”；依此类推，第二区段的区段数字累积值为-1-1-1＝-3；第三区段的区段数字累积值为-1+1+1＝1；第四区段的区段数字累积值为1+1-1＝1；第五区段的区段数字累积值为-1-1-1＝-3。而最后，这五个区段数字累积值会累加在一起而形成区段数字累积值总和，该区段数字累积值总和为1-3+1+1-3＝-3。而假设起始数字累积值(initial DSV)为”1”，其再加上已求得的区段数字累积值总和”-3”即会产生次数字累积值，即在本实施例中，该十五位数据的次数字累积值为”-3+1＝-2”。请参照图三。图三为本专利技术中的合并码对照表，该表记录了在所有三位合并码状况下，对照各种起始不归零编码值所能产生的区段数字累积值。数字累积值处理单元14会根据来自连续零长度判断单元22的连续零长度数据以及上述的图三中合并码对照表来将各种合并码状况下的各个数字累积值送往数字累积值比较器16。数字累积值比较器16会根据数字累积值需最接近”0”的原则来决定最后的合并码，并将合并码选择信号送往合并码选择器18；将最后所选定的数字累积值以及十五位数据最高位的不归零编码值存入第二缓冲器26中，以决定下一笔十本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种决定合并码的方法，其包含下列步骤(a)将八至十四调制器输出的十四位数据增加一位数据以成为十五位数据；(b)将该十五位数据的每三位数据对应至一区段数字累积值以产生五区段数字累积值；(c)将该五区段数字累积值累加至起始数字累积值以产生次数字累积值；(d)依据该次数字累积值及默认值产生该合并码。2.如权利要求第1项所述的方法，其另包含累加前一笔合并码所对应的区段数字累...

【专利技术属性】
技术研发人员：任宗辉，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：