比特同步检测装置制造方法及图纸

一种用于检测信号中的信息的检测装置，包括：用于在时间将信号积分的积分装置，以使得积分装置在大约周期时间间隔的开始时间基准上被周期地复位；以及抽样与保持电路，用于在大约周期时间间隔的结束时间基准上周期地抽样和保持积分信号（ｉｎｔ），并从而传送另一信号（ｆｓ）。检测装置还包括：信号时间延迟的链（ＣＨＤＬ），该链（ＣＨＤＬ）的输入被耦合以接收另一信号（ｆｓ）；和组合装置（ＣＢＭＮＳ），具有耦合到链（ＣＨＤＬ）的信号抽头的组合输入，以致于组合输入的数量和将组合输入耦合到链（ＣＨＤＬ）的信号抽头的位置对应于信号中的信息。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及用于检测信号中信息的检测装置，包括用于在时间上积分(integrate)信号的积分装置，以使得积分装置在大约周期时间间隔的开始时间基准上被周期地复位；以及抽样与保持电路，用于在大约周期时间间隔的结束时间基准上周期地抽样和保持积分信号，并从而传送另一信号。
技术介绍
这样的检测装置可以从图1所示的通用现有技术状况中公知。公知的检测装置可以用于各种目的。在图1所示的实例中，其用于检测从诸如光盘的盘始发的所谓的摆动信号wbl中的地址数据。图1的公知检测装置包括乘法器M，用于将摆动信号wbl乘以摆动基准信号wblrf，并由此提供信号s作为相乘的结果；积分装置INT，被耦合用于接收信号s并用于供应积分信号int作为积分的结果；抽样与保持电路SH，被耦合用于接收积分信号int并用于供应另一信号fs作为结果；以及比较器CMP，被耦合用于接收另一信号fs，并用于供应比较器输出信号cmp。信号s可以直接耦合到积分装置INT，以便在模拟域中执行积分。作为选择，信号s首先利用模-数变换器ADC进行数字化，并随后耦合到积分装置INT，以便在数字域中执行积分。请注意，在本文献中，积分装置INT和抽样与保持电路SH的组合经常被表示为“积分和转储滤波器”。现在结合图2所示的信号图表I、II、III、IV和V进一步解释图1所示的公知检测装置。在该实例中，演示摆动信号wbl中的同步比特的检测，这将进一步被表示为比特同步(bitsync)。图表I显示摆动信号wbl。它从时刻t0与t3之间的3个连续正弦波周期开始。其后跟随着时刻t3与时刻t4之间的反正弦波周期。该反正弦波周期是比特同步bitsync。从时刻t4到时刻t7，摆动信号wbl通常是连续的，也就是说，好象bitsync不发生。此外，在时刻t7与t8之间，比特同步出现在摆动信号wbl中。图表II示出了事实上等于摆动信号wbl的摆动基准信号wblrf，以使得每个比特同步被非反相正弦波周期替代，所以得到单调摆动信号。可以利用所有公知方法，例如利用PLL(锁相环)，执行摆动基准信号wblrf的生成。图表III显示了信号s，它是摆动信号wbl和摆动基准信号wblrf的算术乘法。信号s仅在摆动信号wbl的比特同步期间成为负的。因此，原则上，通过把信号s耦合到比较器，检测比特同步是可能的。然而，实际上，信号s并没有如图表III所示的理想形式。在某些情况下，信号s是(非常)有噪声信号。结果，比较器可能给出错误的比特同步检测。为此，首先周期地积分该信号s。在图表IV中显示了积分信号int。一个时间间隔Ti的长度对应于一个正弦波周期。时间间隔Ti的开始时间和结束时间分别表示为TB和TE。在每个开始时间TB，利用开始/复位信号STRS复位积分装置INT(参见图1)，并且抽样与保持电路SH进入保持阶段。正好(非常接近)在每个结束时间TE之前，抽样与保持SH电路进入抽样阶段。所得到的另一信号fs由抽样与保持电路提供，并且在图表V中示出。现在，如果这个积分信号fs被耦合到比较器CMP，则更可靠的比特同步检测是可能的。有时，积分信号int仍然负担有相当多的噪声，因此比较器cmp仍然可能做出错误的决定，引起错误的比特同步检测或者丢失比特同步。
技术实现思路
因此，本专利技术的目的是提供用于检测比特同步的正确位置的具有增加可靠性的比特同步检测装置。为此，根据本专利技术，在开头段落中定义的类型的检测装置的特征在于检测装置包括信号时间延迟元件的链(chain)，该链的输入被耦合以接收另一信号；以及组合装置，具有耦合到链的信号抽头的组合输入，组合输入的数量和组合输入至链的信号抽头的耦合位置对应于信号中的信息。实际上，现在利用信号时间延迟元件的链和组合装置替代公知检测装置中使用的比较器。通过这样做，通过考虑大量的摆动周期，有可能确定比特同步，因此可以执行(统计)计算。组合输入至信号抽头的适当耦合通过信号中的信息的特征来确定。因而，可以执行用于检测比特同步或者信息的其它特殊特征的“模式匹配原理(patternmatching principle)”。在已知的检测装置中，在每个摆动周期(正弦波周期)之后，做出在摆动信号中比特同步是否存在的判定。这与考虑大量摆动周期的新检测装置是相反的。此结果是，更可靠的比特同步检测是可能的(由于增加的S/N比)。本专利技术的实施例的特征可以在于，信息包括比特同步部分，其后跟随着字同步部分或跟随着多个可能类型的数据比特部分之一；并且组合装置传送与其后跟随着字同步部分的比特同步部分相对应的组合输出信号，并且传送用于每个比特同步部分的组合输出信号，其后跟随着可能类型的数据比特部分。通常具有两种类型的数据比特部分，一种数据比特部分代表逻辑“0”，一种数据比特部分代表逻辑“1”。这些类型的数据比特部分将被分别表示为数据ZERO和数据ONE。本专利技术的另一实施例的特征可以在于，检测装置包括用于处理所有组合输出信号的处理装置，完成处理，以致于在预定数量的时间间隔期间，在每个时间间隔中检测所有组合输出信号的信号值的最低(最高)信号值，以及对应于相应时间间隔的伴随(accompanying)位置编号；以及对应于预定数量的时间间隔内的最低(最高)检测信号值的位置编号被认为是其后跟随着字同步部分的比特同步部分的正确位置。这样，执行所谓的“模式匹配原理”。本专利技术的再一实施例的特征可以在于，检测装置包括另一处理装置，用于进一步处理由处理装置传送的其后跟随着字同步部分的比特同步部分的被视为正确的位置；在与预定数量时间间隔相比实际上更长的时间周期期间，另一处理装置检查其后跟随着字同步部分的比特同步部分的被视为正确位置的位置，另一处理装置包括具有注册值的增/减计数器，每当其后跟随着字同步部分的比特同步部分的被视为正确的位置出现在另一处理装置所预期的位置上，该注册值就被递增(递减)单位值，直至增/减计数器的预定基准值，并且每当其后跟随着字同步部分的比特同步部分的被视为正确的位置未出现在另一处理装置所预期的位置上，该注册值就被递减(递增)单位值，该另一处理装置传送其后跟随着字同步部分的比特同步部分的位置，具有利用另一处理装置的操作方式实现的改善的位置可靠性，其中只要该注册值高于(低于)另一预定基准值，由该另一处理装置传送的其后跟随着字同步部分的比特同步部分的位置就等于该另一处理装置所预期的位置；并且其中当该注册值变成等于另一预定基准值时，由该另一处理装置传送的其后跟随着字同步部分的比特同步部分的位置等于由该处理装置传送的位置，其中在后一情况中，复位增/减计数器。尽管改善比特同步检测的可靠性，但是仍然可能发生比特同步被丢失或被错误检测的情况。通过应用另一处理装置进一步增加了可靠性。基本上，它是作为一种类型的电子“飞轮(flywheel)”操作的。利用该“飞轮”，简单地增加丢失的比特同步或没有“飞轮”所预期的位置的比特同步。如果错误的比特同步检测出现得太频繁，则这可能是信号变化引起的。因此，“飞轮”则被复位。本专利技术还涉及通常在权利要求5中定义的设备，并且特别涉及如分别在权利要求6和7中定义的光盘驱动器和磁光盘驱动器。本专利技术还涉及检测信号中的地址数据的方法，包括以下步骤-在时间间隔期间，周期地在时间上将信号积分；-在大约每本文档来自技高网...

【技术保护点】
一种检测装置，用于检测信号（ｓ）中的信息，包括：积分装置（ＩＮＴ），用于在时间上将信号（ｓ）积分，以使积分装置（ＩＮＴ）在大约周期时间间隔（Ｔ↓［ｉ］）的开始时间基准（Ｔ↓［Ｂ］）上被周期地复位；和抽样与保持电路（ＳＨ），用 于在周期时间间隔（Ｔ↓［ｉ］）的大约结束时间基准（Ｔ↓［Ｂ］）上周期地抽样和保持积分信号（ｉｎｔ），并从而传送另一信号（ｆｓ），其特征在于，检测装置包括：信号时间延迟元件的链（ＣＨＤＬ），该链（ＣＨＤＬ）的输入被耦合以接收另 一信号（ｆｓ）；和组合装置（ＣＢＭＮＳ），具有耦合到链（ＣＨＤＬ）的信号抽头的组合输入，组合输入的数量和组合输入至链（ＣＨＤＬ）的信号抽头的耦合位置对应于信号（ｓ）中的信息。

【技术特征摘要】
1.一种检测装置，用于检测信号(s)中的信息，包括积分装置(INT)，用于在时间上将信号(s)积分，以使积分装置(INT)在大约周期时间间隔(Ti)的开始时间基准(TB)上被周期地复位；和抽样与保持电路(SH)，用于在周期时间间隔(Ti)的大约结束时间基准(TE)上周期地抽样和保持积分信号(int)，并从而传送另一信号(fs)，其特征在于，检测装置包括信号时间延迟元件的链(CHDL)，该链(CHDL)的输入被耦合以接收另一信号(fs)；和组合装置(CBMNS)，具有耦合到链(CHDL)的信号抽头的组合输入，组合输入的数量和组合输入至链(CHDL)的信号抽头的耦合位置对应于信号(s)中的信息。2.根据权利要求1所述的检测装置，其特征在于，该信息包括比特同步部分，其后跟随着字同步部分，或者其后跟随着多个可能类型的数据比特部分之一；以及组合装置(CBMNS)传送与其后跟随着字同步部分的比特同步部分相对应的组合输出信号，并传送其后跟随着可能类型的数据比特部分的每个比特同步部分的组合输出信号。3.根据权利要求2所述的检测装置，其特征在于，检测装置包括用于处理所有的组合输出信号的处理装置(PRMNS)，完成该处理，以便在预定数量的时间间隔(Ti)期间，在每个时间间隔(Ti)中检测所有的组合输出信号的信号值的最低(最高)信号值以及对应于相应时间间隔(Ti)的伴随位置编号，并且对应于预定数量的时间间隔(Ti)内的最低(最高)检测信号值的位置编号被认为是其后跟随着字同步部分的比特同步部分的正确位置(P0)。4.根据权利要求3所述的检测装置，其特征在于，检测装置包括另一处理装置(FPRMNS)，用于进一步处理由处理装置(PRMNS)传送的其后跟随着字同步部分的比特同步部分的被视为正确的位置(P0)；在与预定数量的时间间隔(Ti)相比实际上更长的时间周期期间，另一处理装置(FPRMNS)检查其后跟随着字同步部分的比特同步部分的被视为正确位置(P0)的位置，另一处理装置(FPRMNS)包括具有注册值(RCN)的增/减计数器(CNT)，每当其后跟随着字同步部分的比特同步部分的被视为正确位置(P0)出现在另一处理装置(FPRMNS)所预期的位置上，该注册值就被递增(递减)单位值，直至增/减计数器的预定基准值(PRV)，并且每当其后跟随着字同步部分的比特同步部分的被视为正确位置(P0)未出现在另一处理装置(FPRMNS)所预期的位置上，该注册值就被递减(递增)单位值，另一处理装置(FPRMNS)传送其后跟随着字同步部分的比特同步部分的位置(P1)，具有利用另一处理装置(FPRMNS)的操作方式实现的改善的位置可靠性，其中只要注册值(RCN)高于(低于)另一预定基准值(FPRV)，由另一处理装置(FPRMNS)传送的其后跟随着字同步部分的比特同步部分的位置(P1)就等于另一处理装置(FPRMNS)所预期的位置；并且其中当注册值(RCN)变成等于另一预定基准值(FPRV)时，由另一处理装置(FPRM...

【专利技术属性】
技术研发人员：A斯特克，CM舍普，CPMJ巴格根，JAHM卡尔曼，
申请(专利权)人：皇家飞利浦电子股份有限公司，
类型：发明
国别省市：NL[荷兰]