预处理旧控制状态的数字伺服系统技术方案

本发明专利技术涉及一种数字伺服系统的方法和配置，所述数字伺服系统预处理旧控制状态以便缩短处理延迟，这提高了控制环的稳定性并且／或者允许快速伺服信号处理，从而提高了整体伺服控制性能。该伺服系统的数字信号处理器存储先前计算的控制滤波器状态（Ｉｓａ、Ｄｓａ、Ｄｓｂ），以用于根据当前输入值（ｘｅ（ｎ））进行的数字信号处理器输出值（ｙｅ（ｎ））的计算，并且在基于所述当前输入值（ｘｅ（ｎ））计算控制滤波器状态（Ｉｓａ、Ｄｓａ、Ｄｓｂ）之前，提供数字信号处理器输出值（ｙｅ（ｎ））。本发明专利技术例如可应用于光盘驱动器中的快速数字伺服系统。

【技术实现步骤摘要】

本专利技术涉及一种数字伺服系统的方法和配置，具体涉及一种预处理旧控制状态的、光盘驱动器中的数字伺服系统。
技术介绍
传统的光盘驱动器包括至少一个聚焦伺服机构(servo)和寻轨(track)伺服机构，用来在轴向和径向控制激光光点以便将所述光点保持在轨道上。所述光点被用来从光盘的信息层读出数据或者将数据写入光盘的信息层。例如通过使用蓝光激光器获得的盘的更高转速和一个信息层上的更大容量需要更快的伺服控制系统和改进的相位裕度。相位裕度是当开环增益的大小为1时、开控制环增益的相位多接近-180度的度量。必须增加控制环的带宽以便保证在具有高转速和细轨道的盘驱动器伺服系统中的正确操作。为了增加带宽，有必要将所有处理延迟减小到最小值。标准伺服控制器使用数字信号处理器来计算伺服控制环的输出值。使用数字信号处理器核来进行滤波器计算，因为在这样的核中总存在专门的所谓ALU。ALU是算术逻辑单元的缩写，其能够在仅一个时钟周期内执行MAC操作。缩写MAC用于相乘和累加。在该数字信号处理器中，逐个控制环地进行计算，这减小了第二个计算的控制环的相位裕度。另一延迟因素是由数字信号处理器前面的抽选(decimation)滤波器引起的，所述抽选滤波器在接收到预定数目的样本之后，以低频利用所述预定数目的样本计算平均值并且输出结果。因此，不利地出现了由抽选滤波器和直到在第二控制环中可以使用已经是旧的或者延迟后的平均值的第二平均值为止的等待周期引起的信号处理延迟。
技术实现思路
本专利技术的一个方面是提供一种用于具有短处理延迟的数字伺服系统的方法和配置，其提高了控制环的稳定性并且/或者允许快速伺服信号处理，这提高了整体伺服控制性能。这由独立权利要求中的特征来解决，并且从属权利要求中的特征公开了特定实施例的特征。根据本专利技术的一个方面，通过在数字伺服系统的数字信号处理器核中预处理旧控制状态来实现伺服控制系统中的较小处理延迟。使用其中能够存储计算结果以便进一步使用以及使用旧控制状态的预处理的数字信号处理器核，来减小控制滤波器值或所谓的控制状态的计算所通常需要的持续时间。这通过存储先前计算的控制滤波器值、并且将所述值用于数字信号处理器的控制输出值的快速计算来实现。这意味着首先计算数字信号处理器的控制输出值并且随后计算控制滤波器状态。存储所述随后计算的控制滤波器状态，并将其用于在控制环中必须处理的下一个输入值。这意味着预处理数字信号处理器的旧控制状态，以便立即用于必须由数字信号处理器处理的输入值。以这样的方式减少了数字信号处理器提供控制输出值通常需要的持续时间。可以将为其使用了旧的或先前输入的值的所有计算结果存储在数字信号处理器的一个或多个存储位置中，以用于快速使用或者根据输入值进行的数字信号处理器的控制输出值的一步计算。因为数字信号处理器的整体控制特性的改变以比在控制环中处理的值的更新慢得多的速率发生，所以数字信号中的旧控制状态的处理对控制环没有负面影响。所述数字信号处理器一提供控制输出值，该控制输出值就将被数模转换并且经由放大器而被发送至控制部件，所述控制部件校正所检测到的、与所述控制部件应当被控制到的目标的偏差。在启动或所谓的初始化阶段，使用预定的控制滤波器值，其在第一输入值之后立即被根据所述输入值计算的控制滤波器状态代替。本专利技术的另一方面在于为所述数字信号处理器提供不断更新的平均滤波器值，以用于控制环中的快速信号处理。选择用于伺服信号处理单元的特定输入滤波器来解决所述问题。解决所述问题的输入滤波器是具有递归或非递归滤波器结构的滤波器、或者具有类似行为的滤波器。必须将输入值的总和除以滤波器长度，以便提供从模数转换器提供的样本的平均值。为了使这一除法易于操作，最好是作为2的倍数(multiple)的滤波器长度。然而，具有递归或非递归滤波器结构的滤波器对于每个输入值提供更新后的输出值。滤波器输出速率对应于模数转换器的采样频率。因此，选择可调移动平均滤波器来尽可能地减小延迟时间。根据光盘驱动器伺服系统的示例性实施例，例如寻轨或聚焦误差信号的伺服控制环中的误差信号值被模数转换并被施加到伺服信号处理单元的输入滤波器，其中，所述输入滤波器是平均滤波器。平均滤波器的延迟直接取决于滤波器长度m。这意味着在模数转换器的每个时钟周期可以得到滤波后的值，并且延迟只取决于所述移动平均滤波器的可调长度。滤波器长度可调，并且可以根据需要而减小或增加，例如，所述需要取决于例如从记录介质检测到的漏失(dropout)或划痕的缺陷的发生。在所述滤波器值计算之后，利用以对应于模数转换器的采样频率的数据速率提供的所加载的平均输入值来计算第一数字信号处理器输出值。这意味着利用模数转换器的每个样本，可以将更新后的平均值用于数字信号处理器中的处理。伺服信号处理单元为伺服控制环中的伺服机构提供输出值，以便分别减小所检测的偏差和误差。所述输入滤波器与数字信号处理器的组合提供了具有短处理延迟和滤波器延迟的数字伺服系统，其提高控制环的稳定性并且/或者允许快速伺服信号处理，这提高了整体伺服控制性能，其中所述输入滤波器以例如对应于模数转换器的采样频率的滤波器输出速率不断地向所述数字信号处理器提供更新后的平均滤波器值，所述数字信号处理器预处理旧控制状态，以便在一步计算中提供该数字信号处理器的控制输出值。为了更好地理解本专利技术，在下面的描述中参照附图来详述示例性实施例。应该理解本专利技术不限于该示例性实施例，并且在不背离本专利技术的范围的情况下，也可以适当组合和/或修改所详述的特征。附图说明现在将参照附图描述本专利技术，其中图1是现有技术伺服控制系统的时序图的示意图，图2是根据本专利技术的具有数字伺服系统的盘驱动器的框图，图3是非递归滤波器结构的示意图，图4是递归滤波器结构的示意图，图5是根据本专利技术的伺服信号处理单元的流程图，图6是根据本专利技术的数字伺服系统的时序图的示意图，图7是PID伺服控制器的示意图，以及图8是PID伺服控制器的流程图，图9是具有在伺服信号处理单元之前的缺陷信号生成的盘驱动器的框图，以及图10是具有在伺服信号处理单元中的缺陷信号生成的盘驱动器的框图。具体实施例方式附图是纯图解性的而不是根据比例绘制的。一些尺寸已经被特别夸大以便更加清楚，并且尽可能地向对应的部件赋予相同的参考标号。图1示出使用抽选滤波器Decif 1和Decif 2的现有技术伺服控制系统的时序图，其中第一抽选滤波器Decif 1的输出值DeciTE被用于数字伺服信号处理单元SPU的数字信号处理器DSP中的控制滤波器计算。所述第一抽选滤波器Decif 1的输出值是例如抽选寻轨误差值DeciTE以及第二个是例如抽选聚焦误差值DeciFE。所存储的DeciFE值一直等到用于所述数字信号处理中的第一控制环的第一控制滤波器计算完成才被用于处理。这样的伺服系统将相同的采样时钟用于第一和第二抽选滤波器Decif 1、Decif 2，以便从所述抽选滤波器得到误差信号值，将该误差值存储在存储器中，并且随后使用这些误差信号值来计算不同的控制环。如图1所示，标准的抽选滤波器根据预定的抽选时间帧tdeci发出输出值DeciTE和DeciFE。抽选滤波器的目的在于计算例如由模数转换器ADC提供的寻轨误差信号输入样本xte(n)或聚焦误差信号输入样本xfe(本文档来自技高网...

【技术保护点】
一种具有控制状态预处理的数字伺服系统，包括：－伺服信号处理单元（ＳＰＵ），－伺服部件，由所述伺服信号处理单元（ＳＰＵ）控制，－模数转换器（ＡＤＣ），接收指示与所述伺服部件的目标的偏差的检测器信号（Ｐｈｄｓ），并且向伺服信号处理单元（ＳＰＵ）提供表示所述偏差的样本（ＴＥＳ、ＦＥＳ），－所述伺服信号处理单元（ＳＰＵ）的数字信号处理器（ＤＳＰ），－其特征在于－对于每个新接收的样本（ＴＥＳ、ＦＥＳ），所述数字信号处理器（ＤＳＰ）被适配用于：－基于新接收的样本（ＴＥＳ、ＦＥＳ）和所存储的滤波器状态（Ｉｓａ、Ｄｓａ、Ｄｓｂ）计算数字信号处理器输出值（ＴＡＣＴ、ＦＡＣＴ）；－在计算和存储用于下一个接收的样本（ＴＥＳ、ＦＥＳ）的新滤波器状态（Ｉｓａ、Ｄｓａ、Ｄｓｂ）之前，提供所计算的数字信号处理器输出值（ＴＡＣＴ、ＦＡＣＴ）作为数字信号处理器的输出；－在接收下一个接收的样本（ＴＥＳ、ＦＥＳ）之前，计算和存储用于它的新滤波器状态（Ｉｓａ、Ｄｓａ、Ｄｓｂ）。

【技术特征摘要】
EP 2005-6-30 05014143.11.一种具有控制状态预处理的数字伺服系统，包括-伺服信号处理单元(SPU)，-伺服部件，由所述伺服信号处理单元(SPU)控制，-模数转换器(ADC)，接收指示与所述伺服部件的目标的偏差的检测器信号(Phds)，并且向伺服信号处理单元(SPU)提供表示所述偏差的样本(TES、FES)，-所述伺服信号处理单元(SPU)的数字信号处理器(DSP)，-其特征在于-对于每个新接收的样本(TES、FES)，所述数字信号处理器(DSP)被适配用于-基于新接收的样本(TES、FES)和所存储的滤波器状态(Isa、Dsa、Dsb)计算数字信号处理器输出值(TACT、FACT)；-在计算和存储用于下一个接收的样本(TES、FES)的新滤波器状态(Isa、Dsa、Dsb)之前，提供所计算的数字信号处理器输出值(TACT、FACT)作为数字信号处理器的输出；-在接收下一个接收的样本(TES、FES)之前，计算和存储用于它的新滤波器状态(Isa、Dsa、Dsb)。2.根据权利要求1所述的数字伺服系统，其中，预处理数字信号处理器(DSP)的旧控制状态(Isa、Dsa、Dsb)，以用于根据从模数转换器(ADC)提供的样本(TES、FES)的当前平均值(TE、FE)进行的数字信号处理器输出值(TACT、FACT)的计算。3.根据权利要求1所述的数字伺服系统，其中，在提供信号处理器输出值(TACT或FACT)之后、或者在根据从模数转换器(ADC)提供的当前样本(TES、FES)提供用于多于一个控制环的信号处理器输出值(TACT和FACT)之后，计算用于数字信号处理器输出值(TACT、FACT)的计算的数字信号处理器(DS...

【专利技术属性】
技术研发人员：斯蒂芬金梅尔曼，
申请(专利权)人：汤姆森特许公司，
类型：发明
国别省市：FR[]