一种高精度多通道同步接收处理系统与方法技术方案

本发明专利技术提出了一种高精度多通道同步接收处理系统及其方法，同步源用于接收MCU控制模块的控制，实现工作信号和同步信号之间切换，同时还具有时钟功分网络，为系统提供采样时钟；中频数据采集模块用于对多通道同步信号进行采样，得到多通道数字序列，并发送至FPGA中的中频数据接收模块；数据缓存模块用于对采样数据进行缓存，缓存深度受MCU控制模块控制，完成整数倍采样周期的延时；分数延时滤波模块用于对经采样周期整数倍延时后的数据序列进行分数倍采样周期的延时；MCU控制模块用于完成对系统控制以及计算各通道同步所需的延迟时间，最终得到高精度的多通道同步序列。本发明专利技术实现了多通道同步接收处理，同步精度高，算法简单，设计灵活。设计灵活。设计灵活。

【技术实现步骤摘要】
一种高精度多通道同步接收处理系统与方法


[0001]本专利技术涉及多通道信号处理技术，具体涉及一种高精度多通道同步接收处理系统与方法。

技术介绍

[0002]在现代战争中电子战占据着核心地位，是决定胜负的关键因素,多通道同步接收处理系统在电子战中有着广泛的应用。随着电子技术的飞速发展，电磁环境变得越来越复杂，对多通道同步接收处理系统也提出了更大的挑战，与此同时，随着半导体技术的飞速发展，制造工艺的不断进步，各种自动化设计工具也朝着智能化的方向发展。在设计多通道同步接收处理系统硬件时，虽然可以通过各种自动化硬件设计工具，来保证各通道间的一致性。硬件设计完成后，还可以通过仿真工具进行信号完整性仿真分析，尽早的发现设计缺陷，提高开发效率，节约开发成本。制造工艺的提高，也可以大大减少加工过程中带来的差异，进一步提升通道间的一致性。但是多通道同步接收处理系统通常是需要在微波前端的配合下一起工作，模拟器件的稳定性受环境因素影响较大，另外多通道同步接收处理系统各通道的参考时钟也可能存在抖动，所以仅通过硬件设计是难以保证通道间的一致性，尤其是在同步精度要求高的接收处理系统中，显得尤为重要，多通道同步接收处理技术依然是一项关键技术。
[0003]在多通道同步接收信号处理领域，为了保证各通道间完全同步，在硬件设计时必须保证各通道间完全一致，例如参考时钟线、信号线需要等长设计，除此之外，多通道同步接收处理系统，在完成了信号接收以后，必须在后端处理之前进行同步处理，经同步处理后的数据序列才能满足多通道同步接收处理系统的精度要求。目前，多通道同步接收处理系统一般通过以下两种方法进行同步，一、通过标准信号分别输入至各通道，手动的延迟调节各个通道之间的相位差，从而实现通道间的同步；二、利用高精度的时间测量仪器，测量出各个通道同步时钟的延时差，再利用该延时差来调节各通道数据的同步偏差。这两种同步方法调试过程复杂，自动化程度低，对调试人员的要求也高，需要有相关经验的熟练技术人员才能完成，同步精度没法保证，因此这两种方法均未得到广泛的应用。

技术实现思路

[0004]本专利技术的目的在于提出一种高精度多通道同步接收处理系统与方法。
[0005]实现本专利技术目的的技术解决方案为：一种高精度多通道同步接收处理系统，包括同步源、中频数据采集模块和FPGA，其中：
[0006]同步源用于输出多通道同步信号和时钟信号，多通道同步信号输出至多通道高速中频数据采集模块，时钟信号为其提供采样时钟；
[0007]中频数据采集模块用于对多通道同步信号进行采样，得到多通道数字序列，并发送至FPGA；
[0008]FPGA包括中频数据接收模块、数据缓存模块、分数延时滤波模块和MCU控制模块，
所述中频数据接收模块用于接收采样数据；所述数据缓存模块用于对采样数据进行缓存，并受MCU控制模块控制，完成整数倍采样周期的延时；所述分数延时滤波模块用于对经采样周期整数倍延时后的数据序列进行分数倍采样周期的延时；所述的MCU控制模块用于系统控制以及计算各通道同步所需的延迟时间；得到高精度的多通道同步序列。
[0009]进一步的，所述分数延时滤波器选取为延时步进，采用切比雪夫窗进行加窗处理设计，并将形成滤波器系数存入FPGA的SDRAM中。
[0010]进一步的，所述中频数据采集模块采用高速数据串行传输协议JESD204B将采样数据发送至FPGA；所述中频数据接收模块采用高速数据串行协议JESD204B接收采样数据。
[0011]进一步的，所述整数倍采样周期的延时和分数倍采样周期的延时，其具体参数选取过程如下：
[0012]1)FPGA接收采样数据x
i
(n)，根据公式(1)进行N点“基2
‑
FFT”运算，联立公式(2)、(3)和(4)计算出I(同相)、Q(正交)数据I
i
[n]和Q
i
[n]；
[0013][0014]式中X
i
(m)表示第i通道N点FFT运算结果；
[0015]式中x
i
(n)表示第i通道采样数据序列；
[0016]式中e
‑
j2πnm/N
，是计算FFT的旋转算子；
[0017]式中N表示FFT点数；
[0018]采用“基2
‑
FFT”进行FFT计算，将N点数据序列，分成N/2点的奇、偶两个序列，公式(1)即变换成公式(2)，定义W
N
＝e
‑
j2π/N
，表示复相位角因子，将公式(2)变换成公式(3)，根据旋转因子的性质，推导出公式(4)，即X
i
(m+N/2)由前N/2项的FFT结果推导出后N/2项的FFT结果，I
i
[n]和Q
i
[n]分别是X
i
(m)的实部和虚部；
[0019][0020][0021][0022]1)根据所得的I/Q数据I
i
[n]和Q
i
[n]，运用cordic算法，提取各通道的相位采用冒泡法，比较各通道的相位，并选取相位值最大的通道作为参考通道，根据公式(5)计算各通道与参考通道间的相位差根据公式(6)，得到各通道与参考通道之间的延时差τ
i
，根据公式(7)计算得到K
i
、P
i
和M
i
；
[0023][0024]式中各通道与参考通道的相位差；
[0025]式中表示参考通道的相位；
[0026]式中表示第i通道的相位；
[0027]式中i表示通道数；
[0028][0029]式中f表示同步源输出同步信号的频率；
[0030]式中τ
i
表示第i通道与参考通道的延时；
[0031][0032]式中k
i
表示采样周期的整数倍数；
[0033]式中P
i
表示采样周期的分数倍数，取值范围为[0，1)；
[0034]式中M
i
表示分数延时滤波器的延时次数；
[0035]式中T
s
表示采样周期。
[0036]一种高精度多通道同步接收处理方法，基于所述的高精度多通道同步接收处理系统，实现高精度多通道同步接收处理。
[0037]本专利技术与现有技术相比，其显著优点为：(1)本专利技术所使用的多通道同步接收处理的方法，同步精度高，算法简单，只需进行一次采样周期的整数倍的移动和M次个分数倍采样周期的移动；(2)本专利技术所使用的高精度多通道同步接收处理的方法，FPGA资源消耗少，只需设计一个分数延时滤波器，自动化程度高，克服了复杂的手动调试过程；(3)本专利技术设计灵活，可根据多通道高速数据采集处理系统的同步精度要求，设计分数延时滤波器，达到高精度同步的目的。
附图说明
[0038]图1是本专利技术高精度多通道同本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高精度多通道同步接收处理系统，其特征在于，包括同步源、中频数据采集模块和FPGA，其中：同步源用于输出多通道同步信号和时钟信号，多通道同步信号输出至多通道高速中频数据采集模块，时钟信号为其提供采样时钟；中频数据采集模块用于对多通道同步信号进行采样，得到多通道数字序列，并发送至FPGA；FPGA包括中频数据接收模块、数据缓存模块、分数延时滤波模块和MCU控制模块，所述中频数据接收模块用于接收采样数据；所述数据缓存模块用于对采样数据进行缓存，并受MCU控制模块控制，完成整数倍采样周期的延时；所述分数延时滤波模块用于对经采样周期整数倍延时后的数据序列进行分数倍采样周期的延时；所述的MCU控制模块用于系统控制以及计算各通道同步所需的延迟时间，得到高精度的多通道同步序列。2.根据权利要求1所述的高精度多通道同步接收处理系统，其特征在于，所述分数延时滤波器选取为延时步进，采用切比雪夫窗加窗处理设计，并将形成滤波器系数存入FPGA的SDRAM中。3.根据权利要求1所述的高精度多通道同步接收处理系统，其特征在于，所述中频数据采集模块采用高速数据串行传输协议JESD204B将采样数据发送至FPGA；所述中频数据接收模块采用高速数据串行协议JESD204B接收采样数据。4.根据权利要求1所述的高精度多通道同步接收处理系统，其特征在于，所述整数倍采样周期的延时和分数倍采样周期的延时，其具体参数选取过程如下：1)FPGA接收采样数据x
i
(n)，根据公式(1)进行N点“基2
‑
FFT”运算，联立公式(2)、(3)和(4)计算出I、Q数据I
i
[n]和Q
i
[n]；式中X
i
(m)表示第i通道N点FFT运算结果；式中x
i
(n)表示第i通道采样数据序列；式中e
‑
j2πnm/N
，是计算FFT的旋转算子；式中N表示F...

【专利技术属性】
技术研发人员：聂慧锋，王坤达，王林，翟羽佳，黄颖，丁兆贵，张秋实，
申请(专利权)人：中国船舶重工集团公司第七二三研究所，
类型：发明
国别省市：