地址计数电路及包括地址计数电路的半导体装置制造方法及图纸

地址计数电路及包括地址计数电路的半导体装置。一种地址计数电路包括：共享地址计数电路，其被配置为通过在计数时钟信号的第一沿和第二沿对外部起始地址进行计数，来生成第一共享地址和第二共享地址；以及锁存电路，其包括多个锁存器，所述多个锁存器被配置为分别共享第一共享地址和第二共享地址，并通过根据多个锁存时钟信号锁存第一共享地址和第二共享地址，来生成多个列地址。来生成多个列地址。来生成多个列地址。

【技术实现步骤摘要】
地址计数电路及包括地址计数电路的半导体装置


[0001]各个实施方式通常可以涉及半导体电路，并且更具体地，涉及地址计数电路及包括该地址计数电路的半导体装置。

技术介绍

[0002]半导体装置可以将整个存储器区域划分为多个单位存储器区域(例如，多个存储器体)，并控制多个单位存储器区域。
[0003]半导体装置(例如，非易失性存储器装置)可以通过依次增加多个存储器体的列地址，对多个存储器体执行数据输入和输出。
[0004]半导体装置可以不可避免地包括被配置为增加列地址的地址计数电路。可以通过改进地址计数电路的设计方案来提高半导体装置的性能。

技术实现思路

[0005]在本公开的一个实施方式中，一种地址计数电路可以包括：共享地址计数电路，其被配置为通过在计数时钟信号的第一沿和第二沿对外部起始地址进行计数，来生成第一共享地址和第二共享地址；以及锁存电路，其包括多个锁存器，所述多个锁存器被配置为分别共享第一共享地址和第二共享地址，并通过根据多个锁存时钟信号锁存第一共享地址和第二共享地址，来生成多个列地址。
[0006]在本公开的一个实施方式中，一种半导体装置可以包括：存储器区域，其包括多个单位存储器区域；以及地址计数电路，其被配置为通过在计数时钟信号的第一沿和第二沿对外部起始地址进行计数，来生成第一共享地址和第二共享地址，并且通过根据多个锁存时钟信号锁存第一共享地址和第二共享地址，来生成与多个单位存储器区域相对应的多个列地址。
附图说明
[0007]从以下结合附图的详细描述中，将更清楚地理解本公开的主题的上述和其它方面、特征和优点，在附图中：
[0008]图1是例示了本公开的一个实施方式的半导体装置的配置的图；
[0009]图2是例示了图1的时钟信号生成电路的配置的图；
[0010]图3是根据本公开的一个实施方式的半导体装置中的地址计数电路的操作定时图；
[0011]图4是例示了根据本公开的另一实施方式的半导体装置的配置的图；
[0012]图5是例示了图4的时钟信号生成电路的配置的图；以及
[0013]图6是根据本公开的另一实施方式的半导体装置中的地址计数电路的操作定时图。
具体实施方式
[0014]参照附图详细描述了本教导的各种实施方式。附图是各种实施方式(和中间结构)的示意图。这样，将预期到由于例如制造技术和/或公差所导致的示例的配置和形状的变形。因此，所描述的实施方式不应被解释为限于本文所例示的特定配置和形状，而是可以包括不偏离所附权利要求中所限定的本教导的精神和范围的配置和形状的偏差。
[0015]这里参考本教导的理想实施方式的截面和/或平面例示来描述本教导。然而，本教导的实施方式不应被解释为限制本教导。尽管示出并描述了本教导的一些实施方式，但是本领域普通技术人员将理解，可以在不脱离本教导的原理和精神的情况下对这些实施方式进行改变。
[0016]提供了一种可以能够有效地控制地址并减小电路面积的地址计数电路及包括该地址计数电路的半导体装置的实施方式。
[0017]图1是例示了根据一个实施方式的半导体装置的配置的图。
[0018]参照图1，根据实施方式的半导体装置10可以包括地址计数电路11和存储器区域13。
[0019]存储器区域13可以包括多个单位存储器区域，例如，多个存储器体BK0、BK1、BK2和BK3。
[0020]多个存储器体BK0至BK3中的每一个可以包括动态随机存取存储器(DRAM)单元或NAND闪存单元。
[0021]地址计数电路11可以通过将具有彼此不同的值的多个权重加到从半导体装置10的外部提供的起始地址(以下，称为外部起始地址)ADDEX<14：0>，来生成多个第一初步列地址ADDi1<B0：B3><14：0>，并通过根据多个计数时钟信号CKCNT<B0：B3>对多个第一初步列地址ADDi1<B0：B3><14：0>进行计数，来生成多个列地址ADDC<B0：B3><14：0>。
[0022]地址计数电路11可以通过根据多个计数时钟信号CKCNT<B0：B3>对多个第一初步列地址ADDi1<B0：B3><14：0>进行计数，来生成多个第二初步列地址ADDi2<B0：B3><14：0>，并通过根据多个锁存时钟信号CKLT<B0：B3>锁存多个第二初步列地址ADDi2<B0：B3><14：0>，来生成多个列地址ADDC<B0：B3><14：0>。
[0023]在实施方式中，已经例示了存储器区域13由四个存储器体配置并且地址计数电路11还被配置为生成与四个存储器体相对应的列地址的示例，但是地址计数电路11的配置也可以根据存储器区域13的配置的变化而改变。
[0024]地址计数电路11可以包括地址调整器20和计数电路40。
[0025]地址计数电路11还可以包括锁存电路60和时钟信号生成电路80。
[0026]地址调整器20可以通过将具有彼此不同的值的多个权重加至外部起始地址ADDEX<14：0>，来生成多个第一初步列地址ADDi1<B0：B3><14：0>。
[0027]地址调整器20可以通过将具有彼此不同的值的多个权重加至外部起始地址ADDEX<14：0>的位<2：0>，来生成多个第一初步列地址ADDi1<B0：B3><14：0>。
[0028]地址调整器20可以包括多个加法器21至24。
[0029]第一加法器21可以通过将权重110b加至外部起始地址ADDEX<14：0>来生成第一初步列地址ADDi1<B0><14：0>。
[0030]第一加法器21可以通过将权重110b加到外部起始地址ADDEX<14：0>的位<2：0>，来
生成第一初步列地址ADDi1<B0><14：0>。
[0031]第二加法器22可以通过将权重100b加至外部起始地址ADDEX<14：0>，来本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种地址计数电路，该地址计数电路包括：共享地址计数电路，该共享地址计数电路被配置为通过分别在计数时钟信号的第一沿和第二沿对外部起始地址进行计数，来生成第一共享地址和第二共享地址；以及锁存电路，该锁存电路包括多个锁存器，所述多个锁存器被配置为分别共享所述第一共享地址和所述第二共享地址，并通过根据多个锁存时钟信号锁存所述第一共享地址和所述第二共享地址，来生成多个列地址。2.根据权利要求1所述的地址计数电路，其中，所述共享地址计数电路包括：第一计数器，该第一计数器被配置为通过根据所述计数时钟信号的所述第一沿对所述外部起始地址进行计数，来改变所述第一共享地址的值；以及第二计数器，该第二计数器被配置为通过根据所述计数时钟信号的所述第二沿对所述外部起始地址进行计数，来改变所述第二共享地址的值。3.根据权利要求2所述的地址计数电路，其中，包括所述多个锁存器中的至少两个锁存器的第一组共享从所述第一计数器接收的所述第一共享地址，并且其中，包括所述多个锁存器中的至少两个锁存器的第二组共享从所述第二计数器接收的所述第二共享地址，所述第二组的所述至少两个锁存器不同于所述第一组的所述至少两个锁存器。4.根据权利要求1所述的地址计数电路，其中，所述共享地址计数电路包括：反相器，该反相器被配置为将所述计数时钟信号反相并输出反相的计数时钟信号；第一计数器，该第一计数器被配置为通过根据所述计数时钟信号对所述外部起始地址进行计数，来改变所述第一共享地址的值；以及第二计数器，该第二计数器被配置为通过根据所述反相器的输出对所述外部起始地址进行计数，来改变所述第二共享地址的值。5.根据权利要求1所述的地址计数电路，其中，所述锁存电路被配置为通过根据所述多个锁存时钟信号当中的部分锁存时钟信号锁存所述第一共享地址，来生成所述多个列地址当中的部分列地址，并且通过根据所述多个锁存时钟信号当中的其余锁存时钟信号锁存所述第二共享地址，来生成所述多个列地址当中的其余列地址。6.根据权利要求1所述的地址计数电路，该地址计数电路还包括时钟信号生成电路，该时钟信号生成电路被配置为根据外部时钟信号和至少一个使能信号，来生成多个计数时钟信号和所述多个锁存时钟信号。7.根据权利要求6所述的地址计数电路，其中，所述多个计数时钟信号中的任意一个计数时钟信号被用作所述计数时钟信号。8.根据权利要求6所述的地址计数电路，其中，所述时钟信号生成电路包括：计数时钟信号生成电路，该计数时钟信号生成电路被配置为根据电源电压电平、所述外部时钟信号和第一使能信号，生成所述多个计数时钟信号；以及锁存时钟信号生成电路，该锁存时钟信号生成电路被配置为根据所述电源电压电平、所述外部时钟信号和第二使能信号，生成所述多个锁存时钟信号。9.根据权利要求6所述的地址计数电路，其中，所述时钟信号生成电路包括：第一触发器组，该第一触发器组被配置为在第一使能信号的激活时段期间，通过在所
述外部时钟信号的上升沿依次使电源电压电平移位，来依次激活所述多个计数时钟信号；以及第二触发器组，该第二触发器组被配置为在第二使能信号的激活时段期间，通过在所述外部时钟信号的上升沿依次移位所述电源电压电平，来依次激活所述多个锁存时钟信号。10.一种半导体装置，该半导体装置包括：存储器区域，该存储器区域包括多个单位存储器区域；以及地址计数电路，该地址计数电路被配置为通过在计数时钟信号的第一沿和第二沿对外部起始地址进行计数，来生成第一共享地址和第二共享地址，并且通过根据多个锁存时钟信号锁...

【专利技术属性】
技术研发人员：李完燮，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：