成像装置制造方法及图纸

提供了一种使得布局的自由度提高的成像装置。该成像装置包括：第一半导体基板，其包括用于执行光电转换的传感器像素；和第二半导体基板，其包括用于输出基于从传感器像素输出的电荷的像素信号的读出电路。第二半导体基板层叠在第一半导体基板的一个表面侧上以构成层叠体。第二半导体基板包括面对第一半导体基板的第一表面和位于第一表面的相反侧的第二表面。读出电路中所包括的第一晶体管设置在第一表面中，并且读出电路中所包括的第二晶体管设置在第二表面中。置在第二表面中。置在第二表面中。

【技术实现步骤摘要】
【国外来华专利技术】成像装置


[0001]本专利技术涉及成像装置。

技术介绍

[0002]通常，通过引入微工艺和提高封装密度，已经实现了具有二维构造的成像装置的每个像素面积的减小。近年来，已经开发出具有三维构造的成像装置以实现成像装置的尺寸的减小和成像装置的像素密度的增大(例如，参见专利文献1)。这种具有三维构造的成像装置均包括具有多个传感器像素的第一半导体基板和具有用于信号的读出处理的读出电路的第二半导体基板，每个信号是通过像素之中的相应的一个像素获得的。第二半导体基板层叠在第一半导体基板的一个表面侧上。
[0003]引用文献列表
[0004]专利文献
[0005]专利文献1：JP 2010
‑
245506A

技术实现思路

[0006]本专利技术要解决的技术问题
[0007]读出电路均包括用于在传感器像素之中进行选择的选择晶体管、用于放大由传感器像素获得的信号的放大晶体管以及用于复位由传感器像素获得的信号的复位晶体管。读出电路中所包括的晶体管的布置和尺寸(在下文中称为布局)影响成像装置的性能。因此，期望提高布局的自由度。
[0008]本专利技术是鉴于上述情况而做出的，并且本专利技术的目的是提供一种能够提高其布局的自由度的成像装置。
[0009]技术问题的解决方案
[0010]根据本专利技术的一方面的成像装置包括：第一半导体基板，其包括构造为执行光电转换的传感器像素；和第二半导体基板，其包括读出电路，所述读出电路构造为输出基于从所述传感器像素输出的电荷的像素信号。所述第二半导体基板层叠在所述第一半导体基板的一个表面侧上以构成层叠体。所述第二半导体基板包括面对所述第一半导体基板的第一表面和位于所述第一表面的相反侧的第二表面。所述读出电路中所包括的第一晶体管设置在所述第一表面中，并且所述读出电路中所包括的第二晶体管设置在所述第二表面中。
[0011]与读出电路中所包括的晶体管仅设置在第二半导体基板的一侧的情况相比，能够使分配给晶体管的布置区域的面积更大，因此提高了读出电路的布局的自由度。例如，可以将放大晶体管设置在第二半导体基板的第一表面中，并且可以将选择晶体管和复位晶体管设置在第二半导体基板的第二表面中。该构造可以使放大晶体管的面积最大化，从而使得发生在成像装置中的随机噪声减少。
附图说明
[0012]图1是示出了根据本专利技术第一实施方案的成像装置的构造示例的示意图。
[0013]图2是示出了根据本专利技术第一实施方案的像素单元的构造示例的电路图。
[0014]图3是示出了根据本专利技术第一实施方案的像素单元的构造示例的在深度方向上的截面图。
[0015]图4A是示出了根据本专利技术第一实施方案的像素单元的构造示例的在水平方向上的截面图。
[0016]图4B是示出了根据本专利技术第一实施方案的像素单元的构造示例的在水平方向上的截面图。
[0017]图4C是示出了根据本专利技术第一实施方案的像素单元的构造示例的在水平方向上的截面图。
[0018]图5是示出了多个像素单元的布局示例的在水平方向上的截面图。
[0019]图6是示出了多个像素单元的布局示例的在水平方向上的截面图。
[0020]图7是示出了多个像素单元的布局示例的在水平方向上的截面图。
[0021]图8是示出了根据本专利技术第一实施方案的成像装置的制造方法的截面图。
[0022]图9是示出了根据本专利技术第一实施方案的成像装置的制造方法的截面图。
[0023]图10是示出了根据本专利技术第一实施方案的成像装置的制造方法的截面图。
[0024]图11是示出了根据本专利技术第一实施方案的成像装置的制造方法的截面图。
[0025]图12是示出了根据本专利技术第二实施方案的成像装置的构造示例的在厚度方向上的截面图。
[0026]图13A是示出了根据本专利技术第二实施方案的像素单元的构造示例的在水平方向上的截面图。
[0027]图13B是示出了根据本专利技术第二实施方案的像素单元的构造示例的在水平方向上的截面图。
[0028]图13C是示出了根据本专利技术第二实施方案的像素单元的构造示例的在水平方向上的截面图。
[0029]图13D是示出了根据本专利技术第二实施方案的像素单元的构造示例的在水平方向上的截面图。
[0030]图14是示出了根据本专利技术第二实施方案的成像装置的制造方法的截面图。
[0031]图15是示出了根据本专利技术第二实施方案的成像装置的制造方法的截面图。
[0032]图16是示出了根据本专利技术第二实施方案的成像装置的制造方法的截面图。
[0033]图17是示出了根据本专利技术第二实施方案的成像装置的制造方法的截面图。
具体实施方式
[0034]在下文中，将参照附图说明本专利技术的实施方案。在以下说明中所参照的附图中，相同或相似的部分用相同或相似的附图标记和符号表示。然而，应当注意的是，附图仅仅是示意性的，并且厚度与平面尺寸的关系和各层之间的厚度比例等可能与实际的不同。因此，应当考虑以下说明来确定具体的厚度和尺寸等。此外，理所当然的，在附图中可以包括在附图之间尺寸关系或尺寸比例不同的部分。
[0035]在以下说明中，诸如上和下等方向的定义仅仅是为了便于说明的定义，并且不限制本专利技术的技术思想。例如，不用说，当将物体旋转90度并且进行观察时，上下转换为左右并且被读取，并且当将物体旋转180度并且进行观察时，上下颠倒并且被读取。
[0036]此外，存在着使用术语“X轴方向”、“Y轴方向”和“Z轴方向”进行说明的情况。例如，Z轴方向与稍后说明的层叠体的厚度方向平行。X轴方向和Y轴方向是与Z轴方向正交的方向。X轴方向、Y轴方向和Z轴方向彼此正交。在以下说明中，与X轴方向和Y轴方向平行的方向也称为水平方向。此外，在以下说明中，术语“平面图”意味着从Z轴方向观看。
[0037](第一实施方案)
[0038]图1是示出了根据本专利技术第一实施方案的成像装置1的构造示例的示意图。成像装置1包括三个基板(第一基板10、第二基板20和第三基板30)。成像装置1是具有通过层叠三个基板(第一基板10、第二基板20和第三基板30)构成的三维构造的成像装置。第一基板10、第二基板20和第三基板3按此顺序层叠。
[0039]第一基板10使得第一半导体基板11包括多个用于执行光电转换的传感器像素12。多个传感器像素12以矩阵形式设置在第一基板10的像素区域13中。第二基板20使得第二半导体基板21包括用于输出基于从传感器像素12输出的电荷的像素信号的读出电路22，一个电路针对每四个传感器像素12。第二基板20包括在行方向上延伸的多个像素驱动线23和在列方向上延伸的多个垂直信号线24。
[0040]第三基板30使得第三半导体基板31包括用于处理像素信号的逻辑电路32。逻辑电路32包括例如垂直驱动电路33、列信号处理电路34、水平驱动电路35和系统控制电路36。逻辑电路32(具体地，水平驱动电路35)本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种成像装置，其包括：第一半导体基板，其包括构造为执行光电转换的传感器像素；和第二半导体基板，其包括读出电路，所述读出电路构造为输出基于从所述传感器像素输出的电荷的像素信号，其中，所述第二半导体基板层叠在所述第一半导体基板的一个表面侧上以构成层叠体，所述第二半导体基板包括面对所述第一半导体基板的第一表面和位于所述第一表面的相反侧的第二表面，所述读出电路中所包括的第一晶体管设置在所述第一表面中，并且所述读出电路中所包括的第二晶体管设置在所述第二表面中。2.根据权利要求1所述的成像装置，其中，在所述层叠体的厚度方向上，所述第一晶体管和所述第二晶体管彼此重叠。3.根据权利要求1所述的成像装置，其中，所述传感器像素包括：光电转换元件，传输晶体管，其电连接至所述光电转换元件，和浮动扩散部，其构造为暂时保持从所述光电转换元件经由所述传输晶体管输出的电荷，所述读出电路包括：复位晶体管，其构造为将所述浮动扩散部的电位复位为预定电位，放大晶体管，其构造为产生与保持在所述浮动扩散部中的电荷的电平相对应的电压信号作为所述像素信号，和选择晶体管，其构造为控制从所述放大晶体管输出的所述像素信号的输出时序，所述...

【专利技术属性】
技术研发人员：黑部利博，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：