用于内部电源生成的功率晶体管栅极电荷采集器制造技术

一种栅极电荷采集器(106)包括具有第一板和第二板的采集电容器(Charv)。第二板耦合到下导轨(例如，接地层)，并且第一板经耦合以向调节器(108)发送电压(Vpre)。栅极电荷采集器还包括低侧采集晶体管(MharvLS)，其具有耦合到低侧功率晶体管(M1)的栅极的第一端子和耦合到第一板的第二端子。合到第一板的第二端子。合到第一板的第二端子。

【技术实现步骤摘要】
【国外来华专利技术】用于内部电源生成的功率晶体管栅极电荷采集器


[0001]本申请通常涉及功率控制电路领域。更具体地说，并且不做任何限制，本描述针对用于内部电源生成的功率晶体管栅极电荷采集器。

技术实现思路

[0002]一些实施例提供了在栅极放电期间恢复部分功率晶体管栅极电荷的电路，以便生成再循环的逻辑电源电压。该再循环的逻辑电源电压代替输入逻辑电源电压的一部分，该部分由输入电压Vin生成；再循环的逻辑电源电压可提高功率电路的整体效率。
[0003]在一个方面，描述了栅极电荷采集器的实施例。栅极电荷采集器包括：具有第一板和第二板的采集电容器，第二板耦合到下导轨；以及低侧采集晶体管，其具有耦合到低侧功率晶体管的栅极的第一端子和耦合到第一板的第二端子，其中第一板被进一步耦合以向调节器发送电压。
[0004]在另一方面，描述了集成功率电路的实施例。集成功率电路包括：低侧功率晶体管和高侧功率晶体管，它们串联耦合在第一管脚和第二管脚之间；栅极驱动器，其被耦合以向低侧功率晶体管的栅极提供低侧栅极控制信号，并且向高侧功率晶体管的栅极提供高侧栅极控制信号；以及栅极电荷采集器，其包括：采集电容器，其具有第一板和第二板，第二板耦合到下导轨；第一N型金属氧化物硅(NMOS)采集晶体管，其具有耦合到高侧功率晶体管的栅极的第一端子和耦合到第一板的第二端子；以及第二NMOS采集晶体管，其具有耦合到低侧功率晶体管的栅极的第一端子和耦合到第一板的第二端子，其中第一板被进一步耦合以提供采集的电压。
[0005]在又一方面，描述了集成功率电路的实施例。集成功率电路包括：功率晶体管，其耦合在第一管脚和第二管脚之间；栅极驱动器，其被耦合以向功率晶体管的栅极提供栅极控制信号；以及栅极电荷采集器，其包含：采集电容器，其具有第一板和第二板，第二板耦合到下导轨；以及N型金属氧化物硅(NMOS)采集晶体管，其具有耦合到功率晶体管的栅极的第一端子和耦合到第一板的第二端子；其中第一板被进一步耦合以提供采集的电压。
附图说明
[0006]在附图的图中，说明书的实施例通过示例而非限制的方式示出，在附图中，类似的附图标记指示类似的元件。在本说明书中对“一(an)”或“一个(one)”实施例的不同引用不一定是指同一实施例，并且此类引用可意指至少一个。此外，当结合实施例描述特定特征、结构或特性时，无论是否明确描述，该描述均包括结合其他实施例的这种特征、结构或特性。术语“耦合(couple)”或“耦合(couples)”意指间接或直接电连接，除非有限定，如在可包括无线连接部的“可通信地耦合”中。因此，如果第一设备耦合到第二设备，则该连接可通过直接电连接，或者通过经由其他设备和连接部的间接电连接。
[0007]附图并入说明书并形成说明书的一部分，以说明说明书的一个或多个示例性实施例。结合所附权利要求并参考附图，在以下详细说明中描述了各种优点和特征，其中：
[0008]图1A描绘了根据实施例的含有栅极电荷采集器的DC/DC升压转换器的示例；
[0009]图1B描绘了根据实施例的含有栅极电荷采集器的DC/DC升压转换器的示例；
[0010]图1C描绘了根据实施例的含有栅极电荷采集器的DC/DC升压转换器的示例；
[0011]图1D描绘了根据实施例的含有栅极电荷采集器的DC/DC降压转换器的示例；
[0012]图2描绘了根据实施例的图1A的电路操作期间的各种电压电平；
[0013]图3描绘了根据实施例的DC/DC升压转换器内的各种电路的框图；
[0014]图4A针对模拟，其比较含有栅极电荷采集器的电路与没有栅极电荷采集器的现有技术电路中增加的逻辑电平电流负载上AVDD电源电流生成的效率；
[0015]图4B描绘了图5的现有技术电路和图1A的电路在输出电流Iout范围内的效率计算；
[0016]图4C描绘了由栅极电荷采集器提供的效率提高；
[0017]图5描绘了根据现有技术的DC/DC升压转换器内的各种电路的框图；
[0018]图6描绘了根据现有技术的DC/DC升压转换器的示例；以及
[0019]图7描绘了在图6的电路操作期间的各种电压电平。
具体实施方式
[0020]现在将参考附图详细描述本专利技术的具体实施例。为了提供对本专利技术更彻底的理解，阐述了许多具体细节。然而，本专利技术可在没有这些具体细节的情况下实施。在其他情况下，未详细描述众所周知的特征，以避免不必要地使描述复杂化。
[0021]图5描绘了根据现有技术的DC/DC升压转换器500的高级框图。DC/DC升压转换器500描绘输入电压Vin，其通过电感器L耦合到开关节点SW。低侧功率晶体管M1与高侧功率晶体管M2串联耦合在下导轨(其可为接地层)和输出电压Vout(其示为耦合到输出电容器Cout和由输出电阻器Rout表示的负载)之间。在所示的实施例中，低侧功率晶体管M1是N型金属氧化物硅(NMOS)功率晶体管，而高侧功率晶体管M2是P型金属氧化物硅(PMOS)功率晶体管，尽管这些不是限制。低侧功率晶体管M1的栅极被耦合以接收低侧栅极控制信号LS_GATE，而高侧功率晶体管M2被耦合以接收高侧栅极控制信号HS_GATE，这两种控制信号均由升压栅极驱动器502提供。升压栅极驱动器502从升压控制电路505接收控制信号。操作升压控制电路505和升压栅极驱动器502的功率由内部低压差(LDO)调节器508提供，该调节器负责从输入电压生成栅极驱动器电源电压Vmax(本图中未具体示出)和逻辑电源电压AVDD两者。内部LDO调节器508还可向其他控制电路和任何附加电路，诸如监控电路(未具体示出)提供逻辑电源电压AVDD。栅极驱动器电源电压Vmax是输入电压Vin和输出电压Vout中较大的一个。为了操作DC/DC升压转换器500，内部LDO调节器508有时可汲取大电流，因此期望提高系统效率。该描述旨在通过在低侧功率晶体管M1和高侧功率晶体管M2上采集一部分栅极电荷以提供一部分逻辑电源电压AVDD来减少该问题。栅极电荷以其他方式路由至接地层，并且在每次栅极放电时丢失。为了更好地理解如何采集该栅极电荷，我们首先更仔细地观察升压栅极驱动器502。
[0022]图6描绘了根据现有技术的DC/DC升压转换器600的稍微更详细的示例。DC/DC升压转换器600再次包括串联耦合在下导轨和提供输出电压Vout的输出节点之间的低侧功率晶体管M1和高侧功率晶体管M2。低侧功率晶体管M1和高侧功率晶体管M2之间的开关节点SW通
过电感器L耦合到输入电压Vin。输出晶体管Cout耦合在输出电压Vout和下导轨之间；输出电阻器Rout表示输出端上的负载。
[0023]栅极驱动器602是升压栅极驱动器502的示例实施例。栅极驱动器602耦合到低侧功率晶体管M1的栅极和高侧功率晶体管M2的栅极，并且包括四个栅极控制晶体管。第一P型栅极控制晶体管M3与第一N型栅极控制晶体管M4串联耦合在栅极驱动器电源电压Vmax和下导轨之间，其中第一P型栅极控制晶体管M本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种栅极电荷采集器，其包含：采集电容器，其具有第一板和第二板，所述第二板耦合到下导轨；以及低侧采集晶体管，其具有耦合到低侧功率晶体管的栅极的第一端子和耦合到所述第一板的第二端子；其中所述第一板被进一步耦合以向调节器发送电压。2.根据权利要求1所述的栅极电荷采集器，其还包含耦合到所述低侧采集晶体管的栅极的低侧采集栅极控制信号，对于驱动所述低侧功率晶体管的栅极的第一P型栅极控制晶体管和第一N型栅极控制晶体管两者，所述低侧采集栅极控制信号在第一死区时间期间被耦合为高，所述第一死区时间发生在所述第一P型栅极控制晶体管已经关断且所述第一N型栅极控制晶体管尚未导通时。3.根据权利要求2所述的栅极电荷采集器，其还包含：高侧采集晶体管，其具有耦合到高侧功率晶体管的栅极的第一端子和耦合到所述第一板的第二端子；以及高侧采集栅极控制信号，其耦合到所述高侧采集晶体管的栅极，对于驱动所述高侧功率晶体管的所述栅极的第二P型栅极控制晶体管和第二N型栅极控制晶体管两者，所述高侧采集栅极控制信号在第二死区时间期间被耦合为高，所述第二死区时间发生在所述第二P型栅极控制晶体管已经关断且所述第二N型栅极控制晶体管尚未导通时。4.根据权利要求2所述的栅极电荷采集器，其中所述低侧采集晶体管是N型金属氧化物硅晶体管即NMOS晶体管。5.根据权利要求3所述的栅极电荷采集器，其中所述低侧采集晶体管和所述高侧采集晶体管是N型金属氧化物硅晶体管即NMOS晶体管。6.一种集成功率电路，其包含：低侧功率晶体管和高侧功率晶体管，它们串联耦合在第一管脚和第二管脚之间；栅极驱动器，其被耦合以向所述低侧功率晶体管的栅极提供低侧栅极控制信号，并且向所述高侧功率晶体管的栅极提供高侧栅极控制信号；以及栅极电荷采集器，其包含：采集电容器，其具有第一板和第二板，所述第二板耦合到下导轨；第一N型金属氧化物硅采集晶体管即第一NMOS采集晶体管，其具有耦合到所述高侧功率晶体管的所述栅极的第一端子和耦合到所述第一板的第二端子；以及第二NMOS采集晶体管，其具有耦合到所述低侧功率晶体管的栅极的第一端子和耦合到所述第一板的第二端子，其中所述第一板被进一步耦合以提供采集的电压。7.根据权利要求6所述的电路，其中所述栅极电荷采集器还包含：低侧采集栅极控制信号，其耦合到所述低侧采集晶体管的栅极，对于驱动所述低侧功率晶体管的栅极的第一P型栅极控制晶体管和第一N型栅极控制晶体管两者，所述低侧采集栅极控制信号在第一死区时间期间被耦合为高，所述第一死区时间发生在所述第一P型栅极控制晶体管已经关断且所述第一N型栅极控制晶体管尚未导通时；以及高侧采集栅极控制信号，其耦合到所述高侧采集晶体管的栅极，对于驱动所述高侧功率晶体管的所述栅极的第二P型栅极控制晶体管和第二N型栅极控制晶体管两者，所述高侧
采集栅极控制信号在第二死区时间期间被耦合为高，所述第二死区时间发生在所述第二P型栅...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：