制造半导体器件的方法、系统以及非暂时性计算机可读介质技术方案

公开了一种用于存储和重新使用布局单元的PC描述的方法。数据库存储预先由3D场求解器计算的预定义单元和PC描述。关于布局图中的候选单元，在数据库中搜索预定义单元中的基本匹配项。如果存在匹配，则在布局图中将匹配的预定义单元的已存储PC描述分配给候选单元，从而避免了对PC描述进行离散地计算的情况。如果不匹配，则将3D场求解器应用于候选单元，以便计算候选单元的PC描述。为了便于重新使用新计算的PC描述，候选单元和新计算的PC描述作为新的预定义单元及其对应的PC描述存储在数据库中。本发明专利技术的实施例还涉及制造半导体器件的方法、系统以及非暂时性计算机可读介质。系统以及非暂时性计算机可读介质。系统以及非暂时性计算机可读介质。

【技术实现步骤摘要】
制造半导体器件的方法、系统以及非暂时性计算机可读介质


[0001]本专利技术的实施例涉及制造半导体器件的方法、系统以及非暂时性计算机可读介质。

技术介绍

[0002]集成电路(IC)小型化的最新趋势已导致更小的器件以比以前更高的速度提供更多功能。小型化工艺还增加了器件对寄生电容影响日益增加的敏感性。为了设计更小、更有效的IC，必须更准确、更有效地对这些IC器件的寄生电容进行建模。

技术实现思路

[0003]根据本专利技术实施例的一个方面，提供了一种制造半导体器件的方法，相应的布局图被存储在非暂时性计算机可读介质上，布局图包括布局单元，方法包括生成布局图，包括：从布局图中的布局单元中选择候选单元；在存储预定义单元及其对应的寄生电容(PC)描述的数据库中，在数据库中搜索与候选单元基本匹配的预定义单元中的一个；以及当发现基本匹配时，将匹配的预定义单元的PC描述分配给候选单元。
[0004]根据本专利技术实施例的另一个方面，提供了一种非暂时性计算机可读介质，其上存储有表示生成布局图的方法的计算机可执行指令，布局图包括组织为布局组的布局单元，每个布局组包括中央单元和与中央单元相邻的一个或多个单元的组(相邻单元)，计算机可执行指令可由至少一个处理器执行以执行一种方法，包括生成布局图，包括：从布局组中选择候选布局组；在存储预定义组及其对应的寄生电容(PC)描述的数据库中，每个预定义组包括一个主题预定义单元以及一个与主题预定义单元相邻的一个或多个预定义单元的对应组，在数据库中搜索与候选单元组基本匹配的预定组中的一个；和当发现基本匹配时，将匹配的预定义组的PC描述分配给候选布局组。
[0005]根据本专利技术实施例的又一个方面，提供了一种用于制造半导体器件的系统，系统包括：至少一个处理器；至少一种存储计算机可执行代码的非暂时性计算机可读介质；至少一种非暂时性计算机可读存储介质，计算机程序代码和至少一个处理器被配置为使系统生成包括布局单元的布局图，布局图的生成包括：从布局图中的布局单元中选择候选单元；在存储预定义单元及其对应的单元内寄生电容(PC)描述的数据库中，在数据库中搜索与候选单元基本匹配的预定义单元中的一个；和当发现基本匹配时，将匹配的预定义单元的单元内PC描述分配给候选单元。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1是根据一些实施例的半导体器件的布局图。
[0008]图2是根据一些实施例的电子设计自动化(EDA)系统的框图。
[0009]图3A
‑
图3E是根据一些实施例的流程图，其描述了在布局图中指定用于布局单元的单元内寄生电容和单元间寄生电容的过程。
[0010]图4A
‑
图4C是根据一些实施例的半导体器件的简化布局图400。
[0011]图5A
‑
图5C是根据一些实施例以上关于图4A
‑
图4C描述的相同半导体器件的简化布局图400。
[0012]图6是根据一些实施例的在选择候选单元之前实施的过程的流程图600。
[0013]图7是根据一些实施例的在选择候选单元之前实施的过程的流程图700。
[0014]图8是根据一些实施例的在布局图中获得重复的布局单元的单元内寄生电容的另一实施例的流程图。
[0015]图9是在布局图中获得重复布局组的单元间寄生电容的另一实施例的流程图。
[0016]图10是根据一些实施例的生成布局图的方法的流程图。
[0017]图11是根据一些实施例的集成电路(IC)制造系统以及与其相关联的IC制造流程的框图。
具体实施方式
[0018]以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
[0019]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
[0020]各种实施例提供了用于在布局图中有效地确定单元的寄生电容描述的相应过程和技术。根据另一种方法，对布局图中每个单元的寄生电容(PC)描述进行离散地计算。随着技术的进步，例如，随着小型化的继续，布局图中的单元数量增加，这导致另一种方法在计算上变得更加昂贵\更慢等。
[0021]作为开发各种实施例的一部分，本实施例的专利技术人认识到布局图通常包括在其他布局图(重复单元)中巧合地发现的单元，例如，从标准单元库中获取的单元，并且至少给定循环单元的一些PC描述表示(如果必须避免的话)有机会简化当给定循环单元包括在新布局图中时离散地计算PC描述。作为开发各种实施例的一部分，本实施例的专利技术人还认识到典型的新布局图包括大量重复单元，并且对于重复单元中的第一个单元的至少一些PC描述代表了简化的机会，如果不必避免，则对新布局图中剩余的重复单元进行离散地计算PC描述。因此，在一些实施例中，公开了一种用于存储和重新使用循环单元的PC描述的方法，从
而避免了原本必须为候选单元离散地计算PC描述。
[0022]在一些实施例中，一种用于有效地确定布局图中的单元的寄生电容描述的方法包括：从布局图中的布局单元中选择候选单元；以及在存储预定义单元及其对应的寄生电容(PC)描述的数据库中，在数据库中搜索与候选单元基本匹配的预定义单元中的一个；当发现基本匹配时，将匹配的预定义单元的PC描述分配给候选单元。因此，通过将匹配的预定义单元的PC描述分配给候选单元，这样的实施例避免了否则不得不离散地计算候选单元的PC描述，因此，与实施例相比，这样的实施例在计算上更便宜，更快等。相对于另一种方法，尤其是考虑到布局图中通常有大量重复单元的情况。在一些实施例中，如果不存在匹配，则将3D场求解器应用于候选单元以便计算候选单元的PC描述。在一些实施例中，当没有发现基本匹配时，计算候选单元的PC描述，并且数据库被添加以包括：作为预定义单元中的新的候选单元；以及作为候选单元中的新候选单元的候选单元。以及候选单元的PC本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，相应的布局图被存储在非暂时性计算机可读介质上，所述布局图包括布局单元，所述方法包括生成所述布局图，包括：从所述布局图中的所述布局单元中选择候选单元；在存储预定义单元和相应的寄生电容(PC)描述的数据库中，在所述数据库中搜索与所述候选单元基本匹配的所述预定义单元中的一个；以及当发现基本匹配时，将匹配的所述预定义单元的所述PC描述分配给所述候选单元。2.根据权利要求1所述的方法，还包括：迭代进行所述选择候选单元、所述搜索所述数据库和所述分配所述PC描述；并且其中：所述布局图包括一个列出每个所述布局单元的名单；和所述选择候选单元的所述迭代逐步进行所述名单中列出的每个所述布局单元。3.根据权利要求1所述的方法，还包括：当在所述预定义单元与所述候选单元之间未发现基本匹配时，离散地计算所述候选单元的PC描述；并且添加所述数据库以包括：所述候选单元作为所述预定义单元中的新的一个；和将所述候选单元的所述PC描述作为预定义单元的所述新的一个的PC描述。4.根据权利要求3所述的方法，其中，离散地计算所述候选单元的新的PC描述包括：在所述候选单元上实施3D场求解器工具以计算所述新的PC描述。5.根据权利要求1所述的方法，其中：所述候选单元为第一候选单元；并且所述方法还包括：从所述布局图中的所述布局单元中选择第二候选单元；在所述数据库中搜索与所述第二候选单元基本匹配的所述预定义单元中的一个；和当发现基本匹配时，将匹配的所述预定义单元的所述PC描述分配给所述第二候选单元，从而避免原本必须离散地计算所述第二候选单元的PC描述。6.根据权利要求1所述的方法，其中：所述候选单元的所述PC描述包括所述候选单元的单元内PC描述。7.根据权利要求1所述的方法，其中：所述选择所述候选单元包括：从所述布局图中提取布局单元的初始群体；在所述...

【专利技术属性】
技术研发人员：苏哿颖，吴泽铭，林珀瑞，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：