集成电路装置及其制造方法制造方法及图纸

一种集成电路装置的制造方法，其包括提供两个结构于基板上方以及源极/漏极(source/drain；S/D)接触件于上述两个结构之间。两个结构各自包含栅极、两个栅极间隔物于栅极的两侧侧壁上、以及第一盖层于栅极与栅极间隔物上。此方法还包括凹蚀源极/漏极接触件以形成一沟槽，其中源极/漏极接触件的顶表面位于栅极间隔物的顶表面下方。此方法还包括沉积抑制剂层(inhibitor layer)于源极/漏极接触件上，抑制剂层不沉积于第一盖层的表面上与栅极间隔物的顶表面上；沉积衬层于第一盖层的顶表面与侧壁表面上以及暴露于沟槽中的栅极间隔物表面上，其中衬层至少不位于抑制剂层的中心部分；以及移除抑制剂层。以及移除抑制剂层。以及移除抑制剂层。

【技术实现步骤摘要】
集成电路装置及其制造方法


[0001]本专利技术实施例涉及半导体技术，特别涉及形成自对准盖层的方法。

技术介绍

[0002]半导体集成电路(integrated circuit；IC)产业经历了指数性的成长。现代科技在集成电路材料与设计上的进步已产生了好几世代的集成电路，其中每一世代与上一世代相比都具有更小、更复杂的电路。在集成电路的发展过程中，功能密度(functional density)(亦即，单位芯片面积的互连装置数目)大抵上会增加而几何尺寸(geometry size)(亦即，可使用工艺生产的最小元件(或线))却减少。此微缩化的过程总体上会以增加生产效率与降低相关成本来提供助益。而此微缩化同样增加了工艺以及制造集成电路的复杂度。因此，半导体的制造工艺需要持续的改善。
[0003]改善半导体的制造工艺的其中一个领域为制造源极/漏极接触件的导孔(conductive via)。在一些作法中，设置衬层于源极/漏极接触件上方以在蚀刻通孔(via hole)期间提供蚀刻选择性。此衬层会在导孔金属填充至通孔之前被击穿。然而，击穿衬层通常会本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路装置的制造方法，包括：提供一基板、两个结构于该基板上方、一源极/漏极接触件于该基板上方与所述两个结构之间，其中所述两个结构各自包含一栅极堆叠、两个栅极间隔物于该栅极堆叠的两侧侧壁上、以及一第一盖层于该栅极堆叠与该些栅极间隔物上；凹蚀该源极/漏极接触件以形成一沟槽，其中该源极/漏极接触件的顶表面位于该沟槽内的...

【专利技术属性】
技术研发人员：黄麟淯，游力蓁，张家豪，庄正吉，程冠伦，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：