半导体结构及其形成方法技术

本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底包括阱区，所述阱区中形成有第二漂移区以及位于所述第二漂移区中的第三隔离结构；栅极结构，位于所述第三隔离结构之间的半导体衬底上，所述栅极结构包括栅极，所述栅极包括沿沟道宽度方向交替排布的栅极层以及反型抑制层，其中，所述反型抑制层位于所述隔离结构靠近所述栅极结构的边界上方，所述反型抑制层的类型与所述阱区的类型相同。所述反型抑制层可以提高沟道边缘的阈值电压，从而降低所述边界处的沟道漏电，并且不会影响整体器件的阈值电压和器件开启时的电流。器件开启时的电流。器件开启时的电流。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本申请涉及半导体
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]当前，半导体技术已经渗透至生活中的各个领域，例如航空航天、医疗器械、手机通讯、人工智能等方方面面都已离不开半导体电子器件(Semiconductor Electronic DeVice)，其利用半导体材料的特殊电性，采用不同的工艺和几何结构，来实现特定功能，可用来产生、控制、发送和接收、变换、放大和缩小信号，以及进行能量转换等。在半导体集成电路(IC)中，通常包含多种半导体器件，比如高压半导体器件和低压半导体器件。高压半导体器件的优点是符合成本效益且易相容于其他工艺，已广泛应用于显示器驱动IC元件、电源供应器、电力管理、通讯、车用电子或工业控制等领域。
[0003]然而，现有的高压半导体器件仍然存在沟道边缘漏电等问题，需要提供更有效、更可靠的技术方案。

技术实现思路

[0004]针对一些高压半导体器件中，第三隔离结构靠近栅极结构边界上方的栅极氧化层厚度较低而导致沟道漏电的问题，本申请提供一种半导体结构及其形成方法，其栅极包括沿沟道宽度方向交替排布的栅极层以及反型抑制层，其中，所述反型抑制层位于所述第三隔离结构靠近所述栅极结构的边界上方，所述反型抑制层的类型与所述阱区的类型相同，所述反型抑制层可以提高沟道边缘阈值电压，从而降低沟道漏电，并且不会影响整体器件的阈值电压和器件开启时的电流。
[0005]本申请的另一个方面提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括阱区，所述阱区中形成有第二漂移区以及位于所述第二漂移区中的第三隔离结构；在所述第三隔离结构之间的半导体衬底上形成栅极结构，所述栅极结构包括位于半导体衬底上的栅介电层、阻挡层和栅极层，以及位于所述栅介电层、所述阻挡层和所述栅极层两侧的侧墙；在所述第三隔离结构靠近所述栅极结构的边界上方沿沟道长度方向形成贯穿所述栅极层的沟槽；在所述沟槽中填充反型抑制层，所述反型抑制层的类型与所述阱区的类型相同。
[0006]在本申请的一些实施例中，所述半导体结构的形成方法还包括：在所述第二漂移区中形成保护结构。
[0007]在本申请的一些实施例中，所述在所述第二漂移区中形成保护结构的方法包括：在所述半导体衬底和所述栅极结构上形成掩膜层，所述掩膜层暴露所述保护结构的位置；进行离子注入，在所述第二漂移区中形成所述保护结构；去除所述掩膜层。
[0008]在本申请的一些实施例中，在所述第三隔离结构靠近所述栅极结构的边界上方沿沟道长度方向形成贯穿所述栅极层沟槽的方法包括：在所述半导体衬底以及栅极结构表面形成图案化的光刻胶层，所述图案化的光刻胶层定义所述沟槽的位置；以所述图案化的光
刻胶层为掩膜刻蚀所述栅极层，形成所述沟槽；去除所述图案化的光刻胶层。
[0009]在本申请的一些实施例中，所述沟槽在沟道宽度方向的尺寸为0.1微米至0.5微米。
[0010]本申请的另一个方面提供一种半导体结构，包括：半导体衬底，所述半导体衬底包括阱区，所述阱区中形成有第二漂移区以及位于所述第二漂移区中的第三隔离结构；栅极结构，位于所述第三隔离结构之间的半导体衬底上，所述栅极结构包括位于半导体衬底上的栅介电层、阻挡层、栅极以及位于所述栅介电层、所述阻挡层和所述栅极两侧的侧墙，所述栅极包括沿沟道宽度方向交替排布的栅极层以及反型抑制层，其中，所述反型抑制层位于所述第三隔离结构靠近所述栅极结构的边界上方，所述反型抑制层的类型与所述阱区的类型相同。
[0011]在本申请的一些实施例中，所述第二漂移区中还形成有保护结构。
[0012]在本申请的一些实施例中，所述反型抑制层在沟道宽度方向的尺寸为0.1微米至0.5微米。
[0013]本申请所述的半导体结构及其形成方法中，所述栅极包括沿沟道宽度方向交替排布的栅极层以及反型抑制层，其中，所述反型抑制层位于所述第三隔离结构靠近所述栅极结构的边界上方，所述反型抑制层的类型与所述阱区的类型相同，所述反型抑制层可以提高沟道边缘阈值电压，从而降低沟道漏电，并且不会影响整体器件的阈值电压和器件开启时的电流。
附图说明
[0014]以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的专利技术意图。应当理解，附图未按比例绘制。其中：
[0015]图1为一种半导体结构的示意图；
[0016]图2为本申请一些实施例所述的半导体结构的形成方法流程图；
[0017]图3至图13为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图；
[0018]图14为本申请实施例所述的半导体结构在沟道长度方向的截面图；
[0019]图15为本申请实施例所述半导体结构的部分俯视图。
具体实施方式
[0020]以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
[0021]下面结合实施例和附图对本专利技术技术方案进行详细说明。
[0022]图1为一种半导体结构的示意图。
[0023]参考图1所示，为一种半导体结构在沟道宽度方向(附图15中定义了本申请所述的沟道长度方向A-A和沟道宽度方向B-B)上的截面图，所述半导体结构包括：半导体衬底300，所述半导体衬底300包括阱区310，所述阱区310中形成有漂移区320以及位于所述漂移区320中的第三隔离结构330；栅极结构，位于所述第三隔离结构之间的半导体衬底300上，所述栅极结构包括位于半导体衬底300上的栅氧层340、阻挡层350和栅极360；侧墙370，位于所述栅氧层340、阻挡层350和栅极360两侧；保护结构380，位于所述栅极结构两侧的漂移区320中。
[0024]为了保证高压，高压器件需要较厚的栅氧层340(厚度为600埃至1100埃)，但是实际工艺中，由于靠近第三隔离结构330边缘的氧化层生长的速度比栅极结构中心下方的氧化层生长速度慢，导致第三隔离结构330靠近栅极结构一侧的边界上的栅氧层340的厚度(通常只有400埃至800埃)会比栅极结构中心下方的栅氧层厚度(600埃至1100埃)低，导致严重的沟道边缘漏电。
[0025]针对上述问题，本申请提供一种半导体结构的形成方法，将栅极改为包括沿沟道宽度方向交替排布的栅极层以及反型抑制层，其中，所述反型抑制层位于所述第三隔离结构靠近所述栅极结构的边界上方，所述反型抑制层的类型与所述阱区的类型相同，所述反型抑制层可以提高沟道边缘的阈值电压本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括阱区，所述阱区中形成有第二漂移区以及位于所述第二漂移区中的第三隔离结构；在所述第三隔离结构之间的半导体衬底上形成栅极结构，所述栅极结构包括位于半导体衬底上的栅介电层、阻挡层和栅极层，以及位于所述栅介电层、所述阻挡层和所述栅极层两侧的侧墙；在所述第三隔离结构靠近所述栅极结构的边界上方沿沟道长度方向形成贯穿所述栅极层的沟槽；在所述沟槽中填充反型抑制层，所述反型抑制层的类型与所述阱区的类型相同。2.如权利要求1所述的形成方法，其特征在于，还包括：在所述第二漂移区中形成保护结构。3.如权利要求2所述的形成方法，其特征在于，所述在所述第二漂移区中形成保护结构的方法包括：在所述半导体衬底和所述栅极结构上形成掩膜层，所述掩膜层暴露所述保护结构的位置；进行离子注入，在所述第二漂移区中形成所述保护结构；去除所述掩膜层。4.如权利要求1所述的形成方法，其特征在于，所述在所述第三隔离结构靠近所述栅极结构的边界上方沿沟道长度方向形成贯穿所述栅极层的沟槽的方法包括：在所...

【专利技术属性】
技术研发人员：蔡巧明，李洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：