一种芯片堆叠体及其制备方法技术

本发明专利技术涉及一种芯片堆叠体及其制备方法。通过在所述第一半导体元件的顶表面形成第一环形凸起和第二环形凸起，所述第一环形凸起围绕所述第二环形凸起，所述第一环形凸起包括多个第一子凸起区、多个第二子凸起区和多个第三子凸起区，且通过对所述第二半导体元件的顶表面进行刻蚀处理，以在所述第二半导体元件的顶表面形成第一环形凹槽、第二环形凹槽以及连通所述第一环形凹槽和所述第二环形凹槽的多个第三凹槽，所述第一环形凹槽围绕所述第二环形凹槽，接着通利用粘结材料将第一环形凸起嵌入到所述第一环形凹槽中，所述第二环形凸起嵌入到所述第二环形凹槽中。到所述第二环形凹槽中。到所述第二环形凹槽中。

【技术实现步骤摘要】
一种芯片堆叠体及其制备方法


[0001]本专利技术涉及半导体封装领域，特别是涉及一种芯片堆叠体及其制备方法。

技术介绍

[0002]在现有的芯片堆叠体中，多个半导体元件之间通过有机粘合材料垂直堆叠在一起，堆叠工艺完成以后，接着通过模塑工艺包裹芯片堆叠体。在芯片堆叠制程中，在一半导体元件上设置有机粘合材料，进而将另一半导体元件设置在该半导体元件上时，由于有机粘合材料具有流动性，进而会导致有机粘合材料从两个半导体元件的间隙中溢出，一方面会导致有机粘合材料污染半导体元件的有源区，另一方面则会导致两个半导体元件的键合稳定性差。

技术实现思路

[0003]本专利技术的目的是克服上述现有技术的不足，提供一种芯片堆叠体及其制备方法。
[0004]为实现上述目的，本专利技术采用的技术方案是：一种芯片堆叠体的制备方法，包括以下步骤：步骤（1）：提供第一载体，在所述第一载体上设置第一粘结层，在所述第一粘结层上设置多个第一半导体元件，所述第一半导体元件的功能区接触所述第一粘结层。
[0005]步骤（2）：接在所述第一粘结层上设置第一牺牲材料层，所述第一牺牲材料层包裹所述第一半导体元件的侧面且暴露所述第一半导体元件的顶表面。
[0006]步骤（3）：对所述第一半导体元件的顶表面进行刻蚀处理，以在所述第一半导体元件的顶表面形成第一环形凸起和第二环形凸起，所述第一环形凸起围绕所述第二环形凸起，所述第一环形凸起包括多个第一子凸起区、多个第二子凸起区和多个第三子凸起区，其中，每个第一子凸起区的两侧分别设置一个第二子凸起区和一个第三子凸起区，每个第二子凸起区的两侧分别设置一个第一子凸起区和一个第三子凸起区，每个所述第三子凸起区的两侧分别设置一个第二子凸起区和一个第一子凸起区，所述第二子凸起区的高度小于所述第一子凸起区的高度，所述第三子凸起区的高度小于所述第二子凸起区的高度，所述第二环形凸起的高度与所述第一子凸起区的高度相同，接着去除所述第一牺牲材料层。
[0007]步骤（4）：提供第二载体，在所述第二载体上设置第二粘结层，在所述第二粘结层上相应的设置多个第二半导体元件，所述第二半导体元件的功能区接触所述第二粘结层。
[0008]步骤（5）：接在所述第二粘结层上设置第二牺牲材料层，所述第二牺牲材料层包裹所述第二半导体元件的侧面且暴露所述第二半导体元件的顶表面。
[0009]步骤（6）：对所述第二半导体元件的顶表面进行刻蚀处理，以在所述第二半导体元件的顶表面形成第一环形凹槽、第二环形凹槽以及连通所述第一环形凹槽和所述第二环形凹槽的多个第三凹槽，所述第一环形凹槽围绕所述第二环形凹槽，所述第一环形凹槽、所述第二环形凹槽以及所述第三凹槽三者的深度相同，接着去除所述第二牺牲材料层。
[0010]步骤（7）：接着在所述第一环形凹槽和所述第二环形凹槽中设置粘结材料。
[0011]步骤（8）：接着将所述第一半导体元件接合至相应的所述第二半导体元件上，使得所述第一环形凸起嵌入到所述第一环形凹槽中，所述第二环形凸起嵌入到所述第二环形凹槽中。
[0012]步骤（9）：接着去除所述第一载体，接着在所述第二载体上设置一模塑化合物层，所述模塑化合物层包裹所述第一半导体元件和所述第二半导体元件。
[0013]步骤（10）：接着去除所述第二载体，并对所述模塑化合物层进行切割处理，以形成单颗的芯片堆叠体。
[0014]在更优选的技术方案中，在所述步骤（1）和（4）中，所述第一粘结层和所述第二粘结层在紫外光照射或加热状态下可以降低粘性。
[0015]在更优选的技术方案中，在所述步骤（2）和（5）中，所述第一牺牲材料层和所述第二牺牲材料层的材料为氧化硅、氮化硅、氮氧化硅、多晶硅、光刻胶中的一种。
[0016]在更优选的技术方案中，在所述步骤（3）中，通过湿法刻蚀或者干法刻蚀进行所述刻蚀处理，所述第二子凸起区的高度比所述第一子凸起区的高度小500
‑
6000纳米，所述第三子凸起区的高度比所述第二子凸起区的高度小200
‑
3000纳米。
[0017]在更优选的技术方案中，在所述步骤（6）中，所述第一环形凹槽和所述第二环形凹槽均为矩形，所述第三凹槽的个数为四个，四个所述第三凹槽分别位于所述第一环形凹槽的第一侧、第二侧、第三侧和第四侧。
[0018]在更优选的技术方案中，在所述步骤（3）中，去除所述第一牺牲材料层之后，在所述第一半导体元件的顶表面和侧面沉积金属材料以形成第一金属屏蔽层。
[0019]在更优选的技术方案中，在所述步骤（6）中，去除所述第二牺牲材料层之后，在所述第二半导体元件的顶表面和侧面沉积金属材料以形成第二金属屏蔽层。
[0020]在更优选的技术方案中，本专利技术还提出一种芯片堆叠体，其采用上述制备方法制备形成的。
[0021]与现有技术相比，本专利技术的芯片堆叠体及其制备方法有如下的有益效果：通过对第一半导体元件的顶表面进行刻蚀处理，以在所述第一半导体元件的顶表面形成第一环形凸起和第二环形凸起，所述第一环形凸起围绕所述第二环形凸起，所述第一环形凸起包括多个第一子凸起区、多个第二子凸起区和多个第三子凸起区，且通过对所述第二半导体元件的顶表面进行刻蚀处理，以在所述第二半导体元件的顶表面形成第一环形凹槽、第二环形凹槽以及连通所述第一环形凹槽和所述第二环形凹槽的多个第三凹槽，所述第一环形凹槽围绕所述第二环形凹槽，接着通过在所述第一环形凹槽和所述第二环形凹槽中设置粘结材料，接着将所述第一半导体元件接合至相应的所述第二半导体元件上，使得所述第一环形凸起嵌入到所述第一环形凹槽中，所述第二环形凸起嵌入到所述第二环形凹槽中。上述结构的设置，由于所述第二子凸起区的高度小于所述第一子凸起区的高度，所述第三子凸起区的高度小于所述第二子凸起区的高度，所述第二环形凸起的高度与所述第一子凸起区的高度相同，进而利用粘结材料将第一半导体元件键合至第二半导体元件的过程中，多余的粘结材料可以流动至所述第二、第三子凸起区与所述第一环形凹槽的间隙中，且所述第二环形凸起和所述第二环形凹槽之间多余的粘结材料可以流动至第三凹槽，进而可以留置在第三凹槽中或者进一步流动至所述第二、第三子凸起区与所述第一环形凹槽的间隙中，有效防止粘结材料溢胶，且可以提高第一、第二半导体元件的键合强度。
[0022]且通过设置牺牲材料层包裹相应的半导体元件的侧面且暴露相应半导体元件的顶表面，可以防止半导体元件在后续形成环形凸起或环形凹槽过程半导体元件发生移动错位，进而便于环形凸起或环形凹槽的形成。
附图说明
[0023]图1为本专利技术的芯片堆叠体的制备过程中步骤（1）的结构示意图；图2为本专利技术的芯片堆叠体的制备过程中步骤（2）的结构示意图；图3为本专利技术的芯片堆叠体的制备过程中步骤（3）的结构示意图；图4为本专利技术的芯片堆叠体的制备过程中步骤（4）的结构示意图；图5为本专利技术的芯片堆叠体的制备过程中步骤（5）的结构示意图；图6为本专利技术的芯片堆叠体的制备过程中步骤（6）的结构示意图；图7为本专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片堆叠体的制备方法，其特征在于：包括以下步骤：步骤（1）：提供第一载体，在所述第一载体上设置第一粘结层，在所述第一粘结层上设置多个第一半导体元件，所述第一半导体元件的功能区接触所述第一粘结层；步骤（2）：接在所述第一粘结层上设置第一牺牲材料层，所述第一牺牲材料层包裹所述第一半导体元件的侧面且暴露所述第一半导体元件的顶表面；步骤（3）：对所述第一半导体元件的顶表面进行刻蚀处理，以在所述第一半导体元件的顶表面形成第一环形凸起和第二环形凸起，所述第一环形凸起围绕所述第二环形凸起，所述第一环形凸起包括多个第一子凸起区、多个第二子凸起区和多个第三子凸起区，其中，每个第一子凸起区的两侧分别设置一个第二子凸起区和一个第三子凸起区，每个第二子凸起区的两侧分别设置一个第一子凸起区和一个第三子凸起区，每个所述第三子凸起区的两侧分别设置一个第二子凸起区和一个第一子凸起区，所述第二子凸起区的高度小于所述第一子凸起区的高度，所述第三子凸起区的高度小于所述第二子凸起区的高度，所述第二环形凸起的高度与所述第一子凸起区的高度相同，接着去除所述第一牺牲材料层；步骤（4）：提供第二载体，在所述第二载体上设置第二粘结层，在所述第二粘结层上相应的设置多个第二半导体元件，所述第二半导体元件的功能区接触所述第二粘结层；步骤（5）：接在所述第二粘结层上设置第二牺牲材料层，所述第二牺牲材料层包裹所述第二半导体元件的侧面且暴露所述第二半导体元件的顶表面；步骤（6）：对所述第二半导体元件的顶表面进行刻蚀处理，以在所述第二半导体元件的顶表面形成第一环形凹槽、第二环形凹槽以及连通所述第一环形凹槽和所述第二环形凹槽的多个第三凹槽，所述第一环形凹槽围绕所述第二环形凹槽，所述第一环形凹槽、所述第二环形凹槽以及所述第三凹槽三者的深度相同，接着去除所述第二牺牲材料层；步骤（7）：接着在所述第一环形凹槽和所述第二环形凹槽中设置粘结材料；步骤（8）：接着将所述第一半导体元件接合至相应的所述第二半导体元件上...

【专利技术属性】
技术研发人员：宋小波，石明华，蔡成俊，陈健，
申请(专利权)人：南通汇丰电子科技有限公司，
类型：发明
国别省市：