基于p-AlGaN势垒层结构的超结型垂直MOSFET器件制造技术

本发明专利技术公开了一种基于p

【技术实现步骤摘要】
基于p
‑
AlGaN势垒层结构的超结型垂直MOSFET器件


[0001]本专利技术属于半导体器件
，具体涉及一种基于p
‑
AlGaN势垒层结构的超结型垂直MOSFET器件。

技术介绍

[0002]众所周知，普通的MOS场效应晶体管的栅极，源极和漏极被制造在同一水平面的器件上，其工作时漏源电流大多是沿水平方向流动。垂直MOSFET则与之不同，具有两大结构特点：第一，金属栅极采用V型槽或者U型槽结构；第二，工作时漏源电流沿垂直方向流动；由于漏极是从器件的背面引出，所以漏源电流不是沿器件水平流动，而是电子从重掺杂N区出发，经过P区沟道流入轻掺杂n型外延层，然后向下到达重掺杂的衬底，最后垂直向下流入漏极。垂直MOSFET是继MOSFET之后新发展起来的高效功率开关器件。它不仅继承了MOS场效应管输入阻抗高，驱动电流小，还具有耐压高，工作电流大，输出功率高，跨导的线性好，开关速度快等优良特性。正是由于它将电子管与功率晶体管之优点集于一身，因此在电压放大器，功率放大器，开关电源和逆变器中正获得广泛应用。
[0003]当U
GS
﹥U
T
时，在U型槽附近形成导电沟道。这时只要U
DS
﹥0，就有漏源电流产生，垂直MOSFET漏极面积较大大，散热面积大，因金属栅极与低掺杂外延层相覆盖的部分很小，所以栅、漏极之间的电容很小，因而垂直MOSFET的工作速度很快，垂直MOSFET的上述性能不仅使MOS管跨入了功率器件的行列，而且在计算机接口、通信、微波、雷达等方面获得了广泛的应用。尽管垂直MOSFET器件具有诸多优势，但其仍然不能满足当前设备的要求：对于某些特定的电路以及特定的芯片，需要更高的击穿电压，常规的垂直MOSFET不能承受更高的工作电压。

技术实现思路

[0004]有鉴于此，本专利技术的主要目的在于提供一种基于p
‑
AlGaN势垒层结构的超结型垂直MOSFET器件。
[0005]为达到上述目的，本专利技术的技术方案是这样实现的：
[0006]本专利技术实施例提供一种基于p
‑
AlGaN势垒层结构的超结型垂直MOSFET器件，该器件包括漏极、衬底、外延层、第二P区、N区、源极、氧化层和栅极，所述漏极、衬底、外延层、第二P区、N区、源极从下到上依次设置，所述栅极设置在第二P区、N区上的沟槽内，所述栅极与第二P区、N区之间设置氧化层，所述氧化层还与外延层接触；所述第二P区采用p型的AlGaN材料。
[0007]上述方案中，还包括第一P区，所述第一P区设置在外延层的两侧，所述第一P区采用p型的AlGaN材料。
[0008]上述方案中，所述漏极采用厚度为22/140/55/45nm的Ti/Al/Ni/Au，或者厚度为22/140/50/45nm的Ti/Al/Pt/Au，并且与衬底形成欧姆接触；所述衬底为掺杂浓度为0.1～8
×
10
18
cm
‑3的n型SiC或GaN。
[0009]上述方案中，所述外延层为掺杂浓度为0.1～5
×
10
16
cm
‑3的n型SiC或GaN。
[0010]上述方案中，所述第一P区采用掺杂浓度为1
×
10
13
～5
×
10
17
cm
‑3的p型AlGaN材料。
[0011]上述方案中，所述第二P区采用掺杂浓度为1
×
10
15
～5
×
10
19
cm
‑3的p型AlGaN材料。
[0012]上述方案中，所述N区为掺杂浓度为0.01～8
×
10
19
的n型SiC或GaN。
[0013]上述方案中，所述源极采用厚度为22/140/55/45nm的Ti/Al/Ni/Au，或者厚度为22/140/50/45nm的Ti/Al/Pt/Au，并且与N区形成欧姆接触。
[0014]上述方案中，所述氧化层采用10～100nm厚的SiO2、Al2O3、SiN。
[0015]上述方案中，所述栅极采用电阻率小于等于1.1
×
10
‑7Ωm的金属。
[0016]与现有技术相比，本专利技术由于采用了超结型垂直MOSFET结构，当器件关断时，横向会形成两个反向偏置的PN结，从而形成耗尽层，并建立横向水平电场，只有外部电压大于内部的横向电场，才能将此区域击穿，所以，可获得极高的耐压能力；本专利技术还采用了p型的AlGaN材料做P区，AlGaN材料的禁带宽度要比GaN的禁带宽度大，会形成天然的电子势垒，阻碍电子的流动，故导致器件相同的电压下电流减小，击穿电压增大，可工作于更高的电压条件下。
附图说明
[0017]此处所说明的附图用来公开对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0018]图1为本专利技术实施例提供了一种基于p
‑
AlGaN势垒层结构的超结型垂直MOSFET器件的一种结构示意图。
[0019]图2为本专利技术实施例提供了一种基于p
‑
AlGaN势垒层结构的超结型垂直MOSFET器件的另一种结构示意图。
具体实施方式
[0020]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0021]本实施例的附图中相同或相似的标号对应相同或相似的部件；在本专利技术的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
[0022]需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、物品或者装置中还存在另外的相同要素。
[0023]本专利技术实施例提供了一种基于p
‑
AlGaN势垒层结构的超结型垂直MOSFET器件，如
图1所示，该器件包括漏极1、衬底2、外延层3、第二P区5、N区6、源极7、氧化层8和栅极9，所述漏极1、衬底2、外延本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于p
‑
AlGaN势垒层结构的超结型垂直MOSFET器件，其特征在于，该器件包括漏极(1)、衬底(2)、外延层(3)、第二P区(5)、N区(6)、源极(7)、氧化层(8)和栅极(9)，所述漏极(1)、衬底(2)、外延层(3)、第二P区(5)、N区(6)、源极(7)从下到上依次设置，所述栅极(9)设置在第二P区(5)、N区(6)上的沟槽内，所述栅极(9)与第二P区(5)、N区(6)之间设置氧化层(8)，所述氧化层(8)还与外延层(3)接触；所述第二P区(5)采用p型的AlGaN材料。2.根据权利要求1所述的基于p
‑
AlGaN势垒层结构的超结型垂直MOSFET器件，其特征在于，还包括第一P区(4)，所述第一P区(4)设置在外延层(3)的两侧，所述第一P区(4)采用p型的AlGaN材料。3.根据权利要求1或2所述的基于p
‑
AlGaN势垒层结构的超结型垂直MOSFET器件，其特征在于，所述漏极(1)采用厚度为22/140/55/45nm的Ti/Al/Ni/Au，或者厚度为22/140/50/45nm的Ti/Al/Pt/Au，并且与衬底(2)形成欧姆接触；所述衬底(2)为掺杂浓度为0.1～8
×
10
18
cm
‑3的n型SiC或GaN。4.根据权利要求3所述的基于p
‑
AlGaN势垒层结构的超结型垂直MOSFET器件，其特征在于，所述外延层(3)为掺杂浓度为0.1～5
×
10
16
cm
‑3的n型SiC或GaN。5.根据权利要求4所述的基于p
‑
AlGaN势垒层结构的超结型...

【专利技术属性】
技术研发人员：王中旭，
申请(专利权)人：陕西君普新航科技有限公司，
类型：发明
国别省市：