一种适用于高压GaN半桥栅驱动系统的电平移位电路技术方案

本发明专利技术属于电源管理技术领域，具体是涉及一种适用于高压GaN半桥栅驱动系统的电平移位电路。本发明专利技术的方案特点是采用由MP1和MP6组成的latch电路和二极管对相应电源轨的放电实现高CMTI能力，通过电流模加电流比较的形式实现电压信号在不同电压域的高速转换，实现了适用于高压GaN半桥栅驱动系统的电平位移电路，此电路通过调整传统电平位移电路的结构实现了200V/ns的抗dV/dt能力和高速传输信号的能力，并通过锁存器电路提高输出信号的可靠性。并通过锁存器电路提高输出信号的可靠性。并通过锁存器电路提高输出信号的可靠性。

【技术实现步骤摘要】
一种适用于高压GaN半桥栅驱动系统的电平移位电路


[0001]本专利技术属于电源管理
，具体是涉及一种适用于高压GaN半桥栅驱动系统的电平移位电路。

技术介绍

[0002]随着高压GaN半桥栅驱动的发展，对于桥接半桥系统浮动电压域和低电压域的电平位移电路提出了更高的要求。电平位移电路将低电压域的输入信号IN转至浮动电压域输出控制高侧功率管的开启。其速度，CMTI(Common
‑
Mode
‑
Transient
‑
Immunity)能力均影响半桥栅驱动系统的性能。传统电平位移电路以电阻为负载，如图1所示，其速度受到低频极点p1的影响，无法适用于高速系统。当浮动电压域快速抬升或降低时，由于大电容C
X
的影响(以左支路为例)，输出节点无法快速跟上电源轨的变化从而输出错误的逻辑信号使后级逻辑混乱。

技术实现思路

[0003]针对上述问题，本专利技术提出了一种适用于高压GaN半桥栅驱动系统的电平移位电路。
[0004]本专利技术的技术方案为：
[0005]一种适用于高压GaN半桥栅驱动系统的电平移位电路，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第一NLDMOS管MNH1和第二NLDMOS管MNH2；
[0006]第一PMOS管MP1的源极通过第一电阻R1后接浮动电源轨电压，第一PMOS管MP1的栅极通过第二电阻R2后接浮动电源轨电压；第二NMOS管MN2的漏极接第一PMOS管MP1的漏极，第二NMOS管MN2的栅极和漏极互连，其源极接浮动电源轨地；
[0007]第一NLDMOS管MNH1的漏极接第一PMOS管MP1的源极，第一NLDMOS管MNH1的栅极接电源，第一NMOS管MN1的漏极接第一NLDMOS管MNH1的源极，第一NMOS管MN1的栅极接第一外部控制信号，第一NMOS管MN1的源极接地；
[0008]第一NLDMOS管MNH1漏极与第一PMOS管MP1源极接第一二极管D1的正极和第二二极管D2的负极，第一二极管D1的负极接浮动电源轨电压，第二二极管D2的正极接浮动电源轨地；
[0009]第二PMOS管MP2的源极接浮动电源轨电压，其栅极与漏极互连，第三NMOS管MN3的漏极接第二PMOS管MP2的漏极，第三NMOS管MN3的栅极接第一PMOS管MP1的漏极，第三NMOS管MN3的源极接浮动电源轨地；
[0010]第三PMOS管MP3的源极接浮动电源轨电源，其栅极接第二PMOS管MP2的漏极，第三
PMOS管MP3的漏极通过第三电阻R3后接浮动电源轨地；第四NMOS管MN4的漏极接第三PMOS管MP3的漏极，第四NMOS管MN4的栅极接第六PMOS管MP6的漏极；第三PMOS管漏极、第四PMOS管漏极与第三电阻R3的连接点为第一输出端；
[0011]第四PMOS管MP4的源极接浮动电源轨电源，其栅极接第五PMOS管MP5的漏极，第四PMOS管MP4的漏极通过第四电阻R4后接地；第五NMOS管MN5的漏极接第四PMOS管MP4的漏极，第五NMOS管MN5的栅极接第一PMOS管MP1的漏极；第四PMOS管MP4漏极、第五NMOS管MN5漏极与第四电阻R4的连接点为第二输出端；
[0012]第五PMOS管MP5的源极接浮动电源轨电源，其栅极与漏极互连，第六NMOS管MN6的漏极接第五PMOS管MP5的漏极，第六NMOS管MN6的栅极接第六PMOS管MP6的漏极，第六NMOS管MN6的源极接浮动电源轨地；
[0013]第六PMOS管MP6的源极通过第二电阻R2后接浮动电源轨电源，其栅极通过第一电阻R1后接浮动电源轨电源，第七NMOS管MN7的漏极接第六PMOS管MP6的漏极，第七NMOS管MN7的栅极和漏极互连，第七NMOS管MN7的源极接浮动电源轨地；
[0014]第二NLDMOS管MNH2的漏极接第六PMOS管MP6的源极，第二NLDMOS管MNH2的栅极接电源，第八NMOS管MN8的漏极接第二NLDMOS管MNH2的源极，第八NMOS管MN8的栅极接第二外部控制信号，第八NMOS管MN8的源极接地；
[0015]第二NLDMOS管MNH2漏极与第六PMOS管MP6源极的连接点接第三二极管D3的正极和第四二极管D4的负极，第三二极管D3的负极接浮动电源轨电源，第四二极管D4的正极接浮动电源轨地。
[0016]进一步的，还包括锁存器，所述锁存器包括第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13和第五电阻R5；
[0017]第七PMOS管MP7的源极接浮动电源轨电源，其栅极接高侧电源轨欠压信号的反向信号，第八PMOS管MP8的源极接第七PMOS管MP7的漏极，第八PMOS管MP8的栅极接电平移位电路的第一输出端，第九PMOS管MP9的源极接第八PMOS管MP8的漏极，第九PMOS管MP9的栅极接第十一PMOS管MP11的漏极，第九PMOS管MP9的漏极通过第五电阻R5后接浮动电源轨地；
[0018]第十PMOS管MP10的源极接浮动电源轨电源，其栅极接电平移位电路的第二输出端，第十一PMOS管MP11的源极接第十PMOS管MP10的漏极，第十一PMOS管MP11的栅极接第九PMOS管MP9的漏极；
[0019]第九NMOS管MN9的漏极接第九PMOS管MP9的漏极，第九NMOS管MN9的栅极接电平移位电路的第一输出端，第九NMOS管MN9的源极接浮动电源轨地；
[0020]第十NMOS管MN10的漏极接第九PMOS管MP9的漏极，第十NMOS管MN10的栅极接高侧电源轨欠压信号，第十NMOS管MN10的源极接浮动电源轨地；
[0021]第十一NMOS管MN11的漏极接第九PMOS管MP9的漏极，第十一NMOS管MN11的栅极接第十一PMOS管MP11的漏极，第十一NMOS管MN11的源极接浮动电源轨地；
[0022]第十二NMOS管MN12的漏极接十一PMOS管MP11的漏极，第十二NMOS管MN12的栅极接第九PMOS管MP9的漏极，第十二NMOS管MN12的源极接浮动电源轨地；
[0023]第十三NMOS管MN13的漏极接十一PMOS管MP11的漏极，第十三NMOS管MN13的栅极接电平移位电路的第二输出端，第十三NMOS管MN13的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于高压GaN半桥栅驱动系统的电平移位电路，其特征在于，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、第一NLDMOS管MNH1和第二NLDMOS管MNH2；第一PMOS管MP1的源极通过第一电阻R1后接浮动电源轨电压，第一PMOS管MP1的栅极通过第二电阻R2后接浮动电源轨电压；第二NMOS管MN2的漏极接第一PMOS管MP1的漏极，第二NMOS管MN2的栅极和漏极互连，其源极接浮动电源轨地；第一NLDMOS管MNH1的漏极接第一PMOS管MP1的源极，第一NLDMOS管MNH1的栅极接电源，第一NMOS管MN1的漏极接第一NLDMOS管MNH1的源极，第一NMOS管MN1的栅极接第一外部控制信号，第一NMOS管MN1的源极接地；第一NLDMOS管MNH1漏极与第一PMOS管MP1源极接第一二极管D1的正极和第二二极管D2的负极，第一二极管D1的负极接浮动电源轨电压，第二二极管D2的正极接浮动电源轨地；第二PMOS管MP2的源极接浮动电源轨电压，其栅极与漏极互连，第三NMOS管MN3的漏极接第二PMOS管MP2的漏极，第三NMOS管MN3的栅极接第一PMOS管MP1的漏极，第三NMOS管MN3的源极接浮动电源轨地；第三PMOS管MP3的源极接浮动电源轨电源，其栅极接第二PMOS管MP2的漏极，第三PMOS管MP3的漏极通过第三电阻R3后接浮动电源轨地；第四NMOS管MN4的漏极接第三PMOS管MP3的漏极，第四NMOS管MN4的栅极接第六PMOS管MP6的漏极；第三PMOS管漏极、第四PMOS管漏极与第三电阻R3的连接点为第一输出端；第四PMOS管MP4的源极接浮动电源轨电源，其栅极接第五PMOS管MP5的漏极，第四PMOS管MP4的漏极通过第四电阻R4后接地；第五NMOS管MN5的漏极接第四PMOS管MP4的漏极，第五NMOS管MN5的栅极接第一PMOS管MP1的漏极；第四PMOS管MP4漏极、第五NMOS管MN5漏极与第四电阻R4的连接点为第二输出端；第五PMOS管MP5的源极接浮动电源轨电源，其栅极与漏极互连，第六NMOS管MN6的漏极接第五PMOS管MP5的漏极，第六NMOS管MN6的栅极接第六PMOS管MP6的漏极，第六NMOS管MN6的源极接浮动电源轨地；第六PMOS管MP6的源极通过第二电阻R2后接浮动电源轨电源，其栅极通...

【专利技术属性】
技术研发人员：明鑫，刘媛媛，宫新策，吴之久，林治屹，王卓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：