一种QKD的光脉冲时序同步修正系统技术方案

本发明专利技术公开了一种QKD的光脉冲时序同步修正系统，包括光电转换以及信号处理模块、倍频处理模块、光脉冲时序同步修正电路、光学盒、探测模块和主控单元组成；所述光电转换以及信号处理模块、倍频处理模块和光脉冲时序同步修正电路依次顺序连接；所述光学盒、探测模块和主控单元依次顺序连接；所述光脉冲时序同步修正电路的输出端口又与所述探测模块连接，所述主控单元又控制所述光脉冲时序同步修正电路；所述探测模块接收门信号并甄别单光子信号，同时将探测的单光子计数值输入到主控单元采样，所述主控单元判断所述计数值是否为最大值：若是最大值，则存储该计数值；若不是最大值，则主控单元控制所述光脉冲时序同步修正电路继续查找最大计数值。本发明专利技术一方面可以最大限度减小暗计数，另一方面保证Bob接收端获得最大计数探测光子。探测光子。探测光子。

【技术实现步骤摘要】
一种QKD的光脉冲时序同步修正系统


[0001]本专利技术涉及量子信息与光通信领域，具体涉及一种QKD的光脉冲时序同步修正系统。

技术介绍

[0002]在QKD(量子密钥分发系统)中，因为同步光和信号光发射频率不一样，所以同步光经过光电转换和信号处理后存在一定的延时导致同步信号时序与光脉冲时序出现不同步，为了获得最大计数，探测光子需要对光脉冲时序和同步信号进行时序同步修正，将修正后的同步信号作为门信号用于探测模块的门控信号。因此，需要对现有技术进行改进，提出精度更好的保证系统安全的多路同步输出激光器光源系统。
[0003]传统的同步修正一般采用延时扫描，其目的是要在一定范围内找到一个精确的位置，一般分为粗扫描和细扫描两个过程，先由粗扫描确定一个大致的范围，在这个范围内进行细扫描,确定最终的位置。传统的同步中，粗扫描的步进较大，所以最后的计数值往往不准确，由于粗扫描的步长较大，细扫描的范围也随之扩大，所以在细扫描需要耗时比较长。
[0004]传统的延时扫描中，粗扫描的步进较大，导致细扫描范围扩大所以耗时相对较长且受传统硬件的影响细扫描精度也比较低，所以获得的光子数比较少。
[0005]因此需要对现有的同步修正进行进一步地改进，提供一种能够满足量子密钥分发需求的、耗时更少精度更高，最终获得最大光子计数的光脉冲时序同步修正系统。

技术实现思路

[0006]为了解决上述技术问题，提出了一种能够满足量子密钥分发需求的、耗时更少精度更高，最终获得最大光子计数的光脉冲时序同步修正系统。/>[0007]为实现上述目的，本专利技术采取的技术方案如下：一种QKD的光脉冲时序同步修正系统，包括光电转换以及信号处理模块、倍频处理模块、光脉冲时序同步修正电路、光学盒、探测模块和主控单元组成；
[0008]所述光电转换以及信号处理模块、倍频处理模块和光脉冲时序同步修正电路依次顺序连接；
[0009]所述光学盒、探测模块和主控单元依次顺序连接；
[0010]所述光脉冲时序同步修正电路的输出端口又与所述探测模块连接，所述主控单元又控制所述光脉冲时序同步修正电路；
[0011]激光脉冲中的同步光经过光电转换和信号处理得到第一同步信号，所述第一同步信号输入到倍频器倍频处理模块得到和偏振光频率一致的第二同步信号，所述第二同步信号进入到光脉冲时序同步修正电路处理后得到门信号输入到探测模块中；
[0012]所述探测模块接收门信号并甄别单光子信号，同时将探测的单光子计数值输入到主控单元采样，所述主控单元判断所述计数值是否为最大值：
[0013]若是最大值，则存储该计数值；
[0014]若不是最大值，则主控单元控制所述光脉冲时序同步修正电路继续查找最大计数值。
[0015]优选地，所述主控单元判断计数值是否是最大值的步骤如下：
[0016]步骤1：所述主控单元的逻辑块比较查询来自探测模块的计数值判断出最大值a；
[0017]步骤2：获得最大值a后，先通过细扫描进行左边比较查询：判断查询最大值a左边是否有大于a的最大值b，如果有则省略查询最大值a的右边；
[0018]如果没有则进行右边比较查询：直接查询最大值a的右边，比较找到右边的最大值c；
[0019]步骤3：将步骤1找到的最大值又进行步骤2左右比较查询，重复操作直到找到最终的最大值d。
[0020]优选地，所述a左边是指主控单元在采样过程中比a值先采样的采样数值；所述a右边是指主控单元在采样过程中比a值后采样的采样数值。
[0021]优选地，所述光脉冲时序同步修正电路包括多路并联的修正电路。
[0022]优选地，多路并联的修正电路分别与倍频处理模块以及主控单元连接。
[0023]优选地，任意一路修正电路包括可编程延迟芯片，所述可编程延迟芯片的延迟操作通过串行数据接口对每个延迟通道进行编程来实现。
[0024]优选地，所述修正电路还包括两片串联的延时芯片。
[0025]优选地，所述主控单元为FPGA主控单元，所述FPGA主控单元包括FPGA芯片，FPGA芯片采用EP4CGX系列芯片实现。
[0026]优选地，所述FPGA芯片控制两路信号之间不同的延时值。
[0027]本专利技术有益的技术效果：本专利技术中采用多级光脉冲时序修正电路和参数可调的方法，快速高精调整探测器门控信号(同步信号)和光脉冲之间(信号光)的相位关系，通过控制两者相位关系保证同步信号时序与光脉冲时序同步，确保探测器门信号加载期间光脉冲时序正好到来，一方面可以最大限度减小暗计数，另一方面保障Bob接收端获得最大计数探测光子。
附图说明
[0028]图1为同步信号出现延时的波形对比图；
[0029]图2为本专利技术的整体结构框图；
[0030]图3为光脉冲时序同步修正系统工作流程图；
[0031]图4光脉冲时序同步修正系统参数调节方法流程图；
[0032]图5光脉冲时序同步修正电路硬件原理示意图；
[0033]图6扩展延迟模式下NB6L系列芯片简化功能框图。
具体实施方式
[0034]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合实施例对本专利技术进行进一步详细说明，但本专利技术要求保护的范围并不局限于下述具体实施例。
[0035]本专利技术的整体思路是：整个系统包括光电转换以及信号处理模块、倍频处理模块、光脉冲时序同步修正电路、光学盒、探测模块和主控单元，其中主控单元为FPGA主控单元。
其中光电转换和信号处理模块用于处理同步光处理输出多路可用于光脉冲同步修正的同步信号，倍频处理模块用于将光电转换和信号处理后的同步信号倍频成和偏振光频率一样的同步信号，FPGA主控单元用于控制修正电路进行同步修正调整，探测模块用来探测单光子。
[0036]本专利技术的一个具体实施例如下：
[0037]如图1
‑
6所示，一种QKD的光脉冲时序同步修正系统，包括光电转换以及信号处理模块、倍频处理模块、光脉冲时序同步修正电路、光学盒、探测模块和FPGA主控单元；
[0038]各个部件之间的连接关系是：光电转换以及信号处理模块、倍频处理模块和光脉冲时序同步修正电路依次顺序连接；
[0039]所述光学盒、探测模块和FPGA主控单元依次顺序连接；
[0040]所述光脉冲时序同步修正电路又分别与探测模块以及FPGA主控单元连接。
[0041]结合本专利技术的系统，同步光和信号光的同步调节处理过程如下：
[0042]如图2所示，同步光经过光电转换和信号处理得到第一同步信号1，第一同步信号1输入到倍频器倍频处理模块得到和偏振光频率一致的第二同步信号2，第二同步信号2进入到光脉冲时序同步修正电路，所述光脉冲时序同步修正电路对第二同步信号2处理后得到门信号输入到探测模块中；
[0043]所述探测模块甄别单光子信号是通过控制APD探测器的门时间，APD单光子探测器的核心器件是一个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种QKD的光脉冲时序同步修正系统，其特征在于，包括光电转换以及信号处理模块、倍频处理模块、光脉冲时序同步修正电路、光学盒、探测模块和主控单元组成；所述光电转换以及信号处理模块、倍频处理模块和光脉冲时序同步修正电路依次顺序连接；所述光学盒、探测模块和主控单元依次顺序连接；所述光脉冲时序同步修正电路的输出端口又与所述探测模块连接，所述主控单元又控制所述光脉冲时序同步修正电路；激光脉冲中的同步光经过所述光电转换和信号处理模块处理后得到第一同步信号，所述第一同步信号输入到倍频处理模块得到和偏振光频率一致的第二同步信号，所述第二同步信号进入到光脉冲时序同步修正电路处理后得到门信号输入到探测模块中；所述探测模块接收门信号并甄别单光子信号，同时将探测的单光子计数值输入到主控单元采样，所述主控单元判断所述计数值是否为最大值：若是最大值，则存储该计数值；若不是最大值，则主控单元控制所述光脉冲时序同步修正电路继续查找最大计数值。2.如权利要求1所述的一种QKD的光脉冲时序同步修正系统，其特征在于，所述主控单元判断计数值是否是最大值的步骤如下：步骤1：所述主控单元的逻辑块比较查询来自探测模块的计数值判断出最大值a；步骤2：获得最大值a后，先通过细扫描进行左边比较查询：判断查询最大值a左边是否有大于a的最大值b，如果有则省略查询最大...

【专利技术属性】
技术研发人员：郭邦红，吴晓京，胡敏，
申请(专利权)人：广东国腾量子科技有限公司，
类型：发明
国别省市：