一种SGT-MOSFET及其制造方法技术

本发明专利技术属于半导体技术领域，公开了一种SGT

【技术实现步骤摘要】
一种SGT
‑
MOSFET及其制造方法


[0001]本专利技术属于半导体
，尤其涉及一种SGT
‑
MOSFET及其制造方法。

技术介绍

[0002]目前，SGT的传统工艺步骤简单为：先在外延层刻蚀形成深沟槽，接着在深沟槽里生长场氧化层，然后填充屏蔽栅多晶硅；然后刻蚀场氧化层以形成栅沟槽，随后生长栅氧化层并填充多晶硅形成栅极；最后阱区离子注入以及源区离子注入形成源极。具体的SGT结构见附图中的SGT结构俯视图与剖视图。
[0003]随着器件尺寸的不断缩小，而由于接触孔尺寸的限制，在屏蔽栅多晶硅以及栅极多晶硅上打孔连接变得越来越困难，因此容易使屏蔽栅多晶硅和栅极多晶硅桥接在一起而导致器件失效；为解决这个问题，现有的做法是通过对屏蔽栅多晶硅以及栅极多晶硅进行光刻，形成各自的区域用来连接孔，避免屏蔽栅多晶硅和栅极多晶硅桥接。而该做法的劣势在于屏蔽栅多晶硅和栅极多晶硅因光刻在晶圆表面产生高度差，高度差大约为1um，如此一来会影响后续接触孔的光刻工艺。多晶硅的高度差一方面会影响接触孔曝光的精确度；另一方面，由于接触孔在栅极多晶硅，屏蔽栅多晶硅，以及衬底硅表面上的长度是不一样的，会增加接触孔刻蚀工艺的复杂度。
[0004]通过上述分析，现有技术存在的问题及缺陷为：现有技术中由于多晶硅因刻蚀在晶圆表面产生高度差，易影响后续接触孔的光刻工艺。
[0005]解决以上问题及缺陷的难度为：如何克服屏蔽栅多晶硅以及栅极多晶硅相对于衬底硅表面的高度差。
[0006]解决以上问题及缺陷的意义为：规避工艺复杂度，节省工艺优化所带来的额外的成本。

技术实现思路

[0007]针对现有技术存在的问题，本专利技术提供了一种SGT
‑
MOSFET及其制造方法。
[0008]本专利技术是这样实现的，一种SGT
‑
MOSFET的制造方法，所述SGT
‑
MOSFET的制造方法，包括：
[0009]步骤一，在基片外延层上淀积掩蔽层，光刻深沟槽；
[0010]步骤二，掩蔽层去除，生长场氧化层，淀积屏蔽栅多晶硅；
[0011]步骤三，屏蔽栅多晶硅回刻，光刻浅沟槽；
[0012]步骤四，场氧化层光刻，形成栅沟槽，生长栅氧化层，淀积栅极多晶硅以及回刻，进行后续制作。
[0013]进一步，所述步骤一中，基片外延层的选择：
[0014]根据MOSFET的特性需求选择合适的外延圆片，该圆片由低电阻率的基片和特定电阻率的外延层组成。
[0015]进一步，所述步骤一中，淀积掩蔽层具体过程为：
[0016]在外延层上生长一层掩蔽层，掩蔽层为后面的沟槽刻蚀提供掩蔽，掩蔽层材料的成分为氧化硅、氮化硅或者两者结合。
[0017]进一步，所述步骤一中，光刻深沟槽，具体过程为：
[0018]先对掩蔽层进行刻蚀，刻蚀出沟槽刻蚀窗口，接着去除光刻胶，利用掩蔽层作为阻挡层进行深沟槽刻蚀，深沟槽深度为3
‑
6um。
[0019]进一步，所述步骤二中，掩蔽层去除具体过程为：
[0020]去除掩蔽层，进行牺牲氧化，并去掉氧化层；牺牲氧化层一般生长为400A～600A，优选500A；
[0021]生长场氧化层具体过程为：生长较厚的氧化层，为干法生长，在沟槽侧壁、底部以及外延层表面生长出一层场氧化层。
[0022]进一步，所述步骤二中，淀积屏蔽栅多晶硅具体过程为：
[0023]淀积屏蔽栅多晶硅，将深沟槽填充满并刻蚀与外延层表面齐平。
[0024]进一步，所述步骤三中，光刻浅沟槽具体过程为：
[0025]在深沟槽两端，垂直于深沟槽方向，于深沟槽之间的形成浅沟槽，深度为0.4
‑
0.6um；；浅沟槽上的屏蔽栅多晶硅将被刻蚀干净；浅沟槽中的场氧化层将完全被去除。
[0026]进一步，所述步骤四中，场氧化层光刻具体过程为：
[0027]采用湿法刻蚀，使深沟槽中的场氧化层刻蚀后低于屏蔽栅表面0.7
‑
1.3um，形成栅沟槽；深沟槽两端的场氧化层保留；
[0028]去除场氧化层光刻胶；
[0029]生长栅氧化层：在栅沟槽两边侧壁以及硅表面形成200
‑
1000A左右的栅氧化层；
[0030]淀积栅极多晶硅以及回刻具体过程为：
[0031]淀积栅多晶硅并刻蚀：栅沟槽中充满栅多晶硅且低于硅表面，形成MOSFET的栅极；此时浅沟槽中只存在栅多晶硅并与深沟槽中的栅多晶硅相连，该处可连接触孔而不会桥接屏蔽栅多晶硅。
[0032]进一步，所述步骤四中，后续制作具体过程为：
[0033]阱区/源区离子注入，淀积介质层；接触孔光刻，淀积金属，淀积钝化层，背面金属镀层形成漏极。
[0034]本专利技术的另一目的在于提供一种利用所述SGT
‑
MOSFET的制造方法制造的的SGT
‑
MOSFET。
[0035]结合上述的所有技术方案，本专利技术所具备的优点及积极效果为：
[0036](1)本专利技术没有屏蔽栅多晶硅以及栅极多晶硅的光刻工艺，也就是说不会形成多晶硅与衬底硅表面的高度差，规避了后续复杂的接触孔光刻工艺。
[0037](2)在深沟槽之间形成浅沟槽，该浅沟槽用于填充栅极多晶硅，且浅沟槽中的栅极多晶硅与深沟槽中的栅极多晶硅是相连的，因此可以在浅沟槽的栅极多晶硅上打接触孔，规避了与屏蔽栅多晶硅桥接的风险。
[0038]本专利技术旨在提供一种新的左右结构SGT(split
‑
gate
‑
trench)MOSFET(金属
‑
氧化物半导体场效应晶体管)的制造方法，可消除多晶硅的高度差，同时很好地在屏蔽栅多晶硅和栅极多晶硅上打孔而不会产生屏蔽栅多晶硅和栅极多晶硅桥接的风险。本专利技术采用新的制造方法连出屏蔽栅多晶硅和栅极多晶硅接触孔。
附图说明
[0039]图1是本专利技术实施例提供的SGT
‑
MOSFET的制造方法流程图。
[0040]图2是本专利技术实施例提供的SGT
‑
MOSFET结构示意图。
[0041]图3是本专利技术实施例提供的SGT
‑
MOSFET剖视图。
[0042]其中图a、图2中A位置剖视图；图b、图2中B位置剖视图；图c、图2中C位置剖视图。
[0043]图4是本专利技术实施例提供的基片外延层上淀积掩蔽层结构示意图。
[0044]图5是本专利技术实施例提供的深沟槽结构示意图。
[0045]图6是本专利技术实施例提供的场氧化层结构示意图。
[0046]图7是本专利技术实施例提供的淀积屏蔽栅多晶硅结构示意图。
[0047]图8是本专利技术实施例提供的回刻屏蔽栅多晶硅结构示意图。
[0048]图9是本专利技术实施例提供的浅沟槽光刻结构示意图。...

【技术保护点】

【技术特征摘要】
1.一种SGT
‑
MOSFET的制造方法，其特征在于，所述SGT
‑
MOSFET的制造方法，包括：步骤一，在基片外延层上淀积掩蔽层，光刻深沟槽；步骤二，掩蔽层去除，生长场氧化层，淀积屏蔽栅多晶硅；步骤三，屏蔽栅多晶硅回刻，光刻浅沟槽；步骤四，场氧化层光刻，形成栅沟槽；生长栅氧化层，淀积栅极多晶硅以及回刻，进行后续制作。2.如权利要求1所述的一种SGT
‑
MOSFET的制造方法，其特征在于，所述步骤一中，基片外延层的选择：根据MOSFET的特性需求选择合适的外延圆片，该圆片由低电阻率的基片和特定电阻率的外延层组成。3.如权利要求1所述的一种SGT
‑
MOSFET的制造方法，其特征在于，所述步骤一中，淀积掩蔽层具体过程为：在外延层上生长一层掩蔽层，掩蔽层为沟槽刻蚀提供掩蔽，掩蔽层材料的成分为氧化硅、氮化硅或者两者结合。4.如权利要求1所述的一种SGT
‑
MOSFET的制造方法，其特征在于，所述步骤一中，光刻深沟槽，具体过程为：先对掩蔽层进行刻蚀，刻蚀出沟槽刻蚀窗口，接着去除光刻胶，利用掩蔽层作为阻挡层进行深沟槽刻蚀，深沟槽深度为3
‑
6um。5.如权利要求1所述的一种SGT
‑
MOSFET的制造方法，其特征在于，所述步骤二中，掩蔽层去除具体过程为：去除掩蔽层，进行牺牲氧化，并去掉氧化层；牺牲氧化层生长为400
‑
600A；生长场氧化层具体过程为：生长较厚的氧化层，为干法生长，在沟槽侧壁、底部以及外延层表面生长出一层场氧化层。6....

【专利技术属性】
技术研发人员：高学，代萌，
申请(专利权)人：上海格瑞宝电子有限公司，
类型：发明
国别省市：