具有内置驱动电路的液晶显示板制造技术

本发明专利技术公开了一种液晶显示板，其包括有在液晶显示板的显示区中形成为矩阵形式的液晶单元；设置在显示区外部的奇数和偶数栅驱动电路，该显示区位于奇数和偶数栅驱动电路之间，奇数驱动电路包括多个奇数级，偶数驱动电路包括多个偶数级；多条栅线，包括在液晶单元矩阵中的奇数栅线和偶数栅线，奇数栅线由奇数驱动电路驱动，偶数栅线由偶数驱动电路驱动，其中各奇数级和偶数级的距离对应于大于所述液晶单元的距离的尺寸。

【技术实现步骤摘要】

本专利技术涉及一种液晶显示器，特别是涉及一种具有内置驱动电路的液晶显示板。
技术介绍
通常，液晶显示(LCD)器件可以用作电视和计算机的显示监视器。在LCD器件中，使用电场来控制液晶的光透射率，从而显示图像。为此，LCD包括具有以矩阵型设置的液晶单元的液晶显示板。驱动电路被提供用来驱动液晶显示板。图1示出了现有技术液晶显示器件结构的电路方框图。参照图1，现有技术LCD器件包括具有以矩阵型设置的(m×n)个液晶单元Clc的液晶显示板13，相互交叉的m条数据线D1至Dm与n条栅线G1至Gn以及设置在数据线和栅线的交叉点处的薄膜晶体管TFT，用于将数据提供到液晶显示板13的数据线D1至Dm的数据驱动电路11，以及用于将扫描脉冲提供到栅线G1至Gn的栅驱动电路12。通过将薄膜晶体管基板连接到滤色片基板形成液晶显示板13。薄膜晶体管基板设置有薄膜晶体管阵列。滤色片基板设置有滤色片阵列。液晶层设置在薄膜晶体管基板与滤色片基板之间。滤色片基板设置有黑矩阵，滤色片和公共电极。具有互相垂直的偏振轴的偏振器分别粘接在液晶显示板13的薄膜晶体管基板和滤色片基板上，并且在与液晶层接触的内侧表面上还设置有用于决定液晶的自由倾斜角度的定向膜。设置在液晶显示板13的薄膜晶体管基板上的数据线D1至Dm与栅线G1至Gn互相垂直交叉。设置在数据线D1至Dm和栅线G1至Gn的各交叉点处的薄膜晶体管TFT响应来自栅线G1至Gn的扫描脉冲将经由数据线D1至Dn提供的数据电压提供到液晶单元Clc的像素电极。液晶单元Clc响应提供到像素电极的数据电压与提供到公共电极的公共电压之间的电位差，旋转具有介电各向异性的液晶，从而控制光透射率。另外，各液晶单元Clc设置有存储电容Cst。存储电容设置在像素电极与前级栅线之间或设置在像素电极与公共线(未示出)之间，从而保持充入到液晶单元Clc中的恒定数据电压。数据驱动电路11使用伽玛电压将输入的数字视频数据转换为模拟数据电压。数据驱动电路11将转换的模拟数据电压施加到数据线D1至Dm。栅驱动电路12将扫描脉冲顺序施加到栅线GL1至GLn，从而选择要提供有数据的液晶单元Clc的水平线。图2示出了根据现有技术的图1所示的栅驱动电路的结构方框图。如图2所示，栅驱动电路12包括具有n级(第一至第n)的移位寄存器，其级连到起始脉冲Vst的输入线以顺序将扫描脉冲提供到栅线G1至Gn。图2所示的第一至第n级共同提供有时钟信号CLK、高电平和低电平驱动电压VDD和VSS、以及起始脉冲Vst或前一级的输出信号。第一级响应起始脉冲Vst和时钟信号CLK将扫描脉冲输出到第一栅线GL1。另外，第二至第n级响应来自相应的前一级的输出信号和时钟信号，分别将扫描脉冲顺序输出到第二至第n栅线G2至Gn。换句话说，第一至第n级具有相同的电路结构。至少两个具有不同相位的时钟信号用于提供时钟信号CLK。图3示出了图2所示的现有技术栅驱动电路的第一级的详细电路图。参照图3，第一级包括输出缓冲器和控制器。输出缓冲器包括上拉NMOS晶体管NT6和下拉NMOS晶体管NT7。上拉NMOS晶体管NT6在Q节点的控制下将第一时钟信号CLK1输出到输出线。下拉NMOS晶体管NT7在QB节点的控制下将低电平驱动电压VSS输出到输出线。控制器包括用于控制Q节点和QB节点的NMOS晶体管NT1至NT5。第一级提供有高电平和低电平电压VDD和VSS，以及起始脉冲Vst。可以使用具有不同相位的四个时钟信号CLK1至CLK4，其中三个CLK1、CLK3和CLK4提供到第一级。图4示出了图3所示的第一级的驱动波形图。参照图4，在第一时间周期A中，NMOS晶体管NT1和NT2通过来自起始脉冲Vst和第四时钟信号CLK4的高电平电压导通，从而将起始脉冲Vst的高电平电压预先充入Q节点中。上拉NMOS晶体管NT6通过预先充入Q节点中的高电平电压导通，从而将来自第一时钟信号CLK1的低电平电压提供到输出线，即第一栅线G1。此时，QB节点通过由起始脉冲Vst导通的NMOS晶体管NT5被驱动为低。因而，NMOS晶体管NT3B和下拉NMOS晶体管NT7截止。NMOS晶体管NT3A和NT4也通过来自第三时钟信号CLK3的低电平电压截止。在第二时间周期B中，NMOS晶体管NT1和NT2通过来自起始脉冲Vst和第四时钟信号CLK4的低电平电压截止，使得在上拉NMOS晶体管NT6保持导通的同时，Q节点浮动至高状态。然后，来自第一时钟信号CLK1的高电平电压由于上拉NMOS晶体管NT6的栅极与漏极之间的重叠而产生的寄生电容自举Q节点。因而，Q节点电压升得更高以导通上拉NMOS晶体管NT6，从而快速地将来自第一时钟信号CLK1的高电平电压提供到第一栅线G1。在第三时间周期C中，NMOS晶体管NT1和NT2通过来自起始脉冲Vst和第四时钟信号CLK4的低电平电压截止，以便在上拉NMOS晶体管NT6保持导通的同时，Q节点浮动至高状态。因而，上拉NMOS晶体管NT6保持导通，从而将来自第一时钟信号CLK1的低电平电压提供到第一栅线G1。在第四时间周期D中，NMOS晶体管NT3A和NT4通过来自第三时钟信号CLK3的高电平电压导通，使得在QB节点充入高电平电压的同时，Q节点被放电至低电平电压。在QB节点处的高电平电压导通NMOS晶体管NT3B以加速Q节点的放电，并且下拉NMOS晶体管N7导通以将低电平电压提供到第一栅线G1。在第五时间周期E中，NMOS晶体管NT4和NT5通过来自第三时钟信号CLK3的低电平电压截止。QB节点浮动至高状态。下拉NMOS晶体管N7保持导通以将低电平电压提供到第一栅线G1。另外，下拉NMOS晶体管NT7保持持续导通，直到提供了起始脉冲Vst的高电平电压。图5示出了根据现有技术的具有内置栅驱动电路的液晶显示板的平面示意图。参照图5，具有上述结构的现有技术栅驱动电路通过使用非晶硅薄膜晶体管内置在液晶显示板10中。各级输出缓冲器的尺寸，例如上拉和下拉NMOS晶体管NT6和NT7，由于其低迁移率被设置为具有很大的值。这是因为，如上所述，扫描脉冲经由输出缓冲器直接施加，并且输出缓冲器的沟道宽度对液晶显示板10的寿命有很大的影响。根据设计限制，输出缓冲器必须具有大于数千毫米(mm)的沟道宽度。沟道宽度可以大于上万微米(μm)以驱动大于十(10)英寸的中大型液晶显示板。因此，必须扩大内置栅驱动电路30占用的面积。然而，产品标准化限制了电路区域可以在非显示区域放大的多少。因此，提出了双向驱动方法，其在图5所示的显示区域20的各外侧提供第一和第二栅驱动电路30和40，以同时在其各侧驱动显示区域20的栅线。图6示出了具有图5的内置栅驱动电路的现有技术液晶显示板的平面图。参照图6，第i条栅线Gi同时接收来自第一栅驱动电路30的第i级32i以及来自第二栅驱动电路40的第i级42i的扫描脉冲，从而将数据线D上的数据信号经由连接到栅线Gi的薄膜晶体管TFT施加到像素电极44上。然后，通过同时来自第一栅驱动电路30的第(i+1)级32i+1以及来自第二栅驱动电路40的第(i+1)级42i+1的扫描脉冲驱动第(i+1)条栅线Gi+1。如图6所示，来自第一栅驱动电路30的各级32i和32i+1，或本文档来自技高网...

【技术保护点】
一种液晶显示板，包括：液晶单元，其在液晶显示板的显示区中形成为矩阵形式；奇数栅驱动电路和偶数栅驱动电路，其设置在显示区的外部区域，所述显示区位于奇数栅驱动电路和偶数栅驱动电路之间，所述奇数驱动电路包括多个奇数级，所述偶数驱动 电路包括多个偶数级；以及多条栅线，其包括在液晶单元矩阵中的偶数栅线和奇数栅线，奇数驱动电路驱动所述奇数栅线，偶数驱动电路驱动所述偶数栅线，其中，各奇数级和偶数级的距离与大于该液晶单元的距离的尺寸相对应。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金彬，尹洙荣，
申请(专利权)人：LG菲利浦LCD株式会社，
类型：发明
国别省市：KR[韩国]