半导体装置制造方法及图纸

提供一种半导体装置。所述半导体装置包括在第一方向上彼此相邻的第一单元区域和填充区域。所述半导体装置包括：有源图案，在所述第一单元区域内部在所述第一方向上延伸；栅电极，在所述有源图案上在与所述第一方向相交的第二方向上延伸；栅极接触，电连接到所述栅电极的上表面；源极/漏极接触，电连接到所述有源图案的源极/漏极区，所述源极/漏极接触与所述栅电极的一侧相邻；连接线路，在所述第一单元区域和所述填充区域上方在所述第一方向上延伸，并且电连接到所述栅极接触或所述源极/漏极接触中的一者；和填充线路，位于所述填充区域内部。还提供一种相关的布图设计方法以及制造方法。造方法。造方法。

【技术实现步骤摘要】
半导体装置
[0001]相关申请的交叉引用
[0002]本申请要求于2020年3月30日提交的韩国专利申请No.10
‑
2020
‑
0038316和于2020年6月30日提交的韩国专利申请No.10
‑
2020
‑
0079973的优先权，这些专利申请的公开内容通过引用整体并入本文。


[0003]本公开涉及半导体装置。

技术介绍

[0004]由于诸如小型化、多功能性和/或低制造成本的特性，半导体装置作为电子工业中的重要因素而受到关注。半导体装置可以被分类为存储逻辑数据的半导体存储装置、对逻辑数据进行算术处理的半导体逻辑装置以及包括存储元件和逻辑元件的混合半导体装置。
[0005]随着电子工业的高度发展，对半导体装置的特性的需求正在逐渐增加。例如，对半导体装置的高可靠性、高速度和/或多功能性的需求正在逐渐增加。为了满足这些要求的特性，半导体装置中的结构已经变得越来越复杂并且高度集成。

技术实现思路

[0006]本专利技术构思的各方面提供了半导体装置，在该半导体装置中，减少了高水平高度的线路的使用，并且减少了功耗和PnR(布局布线)资源损耗。
[0007]本专利技术构思的各方面还提供了用于半导体装置的布图设计方法，在该半导体装置中，减少了高水平高度的线路的使用，并且减少了功耗和PnR资源损耗。
[0008]本专利技术构思的各方面还提供了用于制造半导体装置的方法，在该半导体装置中，减少了高水平高度的线路的使用，并且减少了功耗和PnR资源损耗。
[0009]然而，本专利技术构思的各方面不限于本文阐述的方面。通过参照下面给出的本专利技术构思的详细描述，本专利技术构思的上述和其他方面对于本专利技术构思所属领域的普通技术人员将变得更加明显。
[0010]根据本专利技术构思的一方面，提供一种半导体装置，所述半导体装置包括在第一方向上彼此相邻的第一单元区域和填充区域，所述半导体装置包括：有源图案，所述有源图案在所述第一单元区域内部在所述第一方向上延伸；栅电极，所述栅电极在所述有源图案上在与所述第一方向相交的第二方向上延伸；栅极接触，所述栅极接触位于所述栅电极的上表面上并且电连接到所述栅电极的所述上表面；源极/漏极接触，所述源极/漏极接触电连接到所述有源图案的源极/漏极区，所述源极/漏极接触与所述栅电极的一侧相邻；连接线路，所述连接线路在所述第一单元区域和所述填充区域上方在所述第一方向上延伸，并且位于所述栅极接触或所述源极/漏极接触中的一者上并且电连接到所述栅极接触或所述源极/漏极接触中的所述一者；和填充线路，所述填充线路在所述填充区域内部在所述第二方向上延伸，并且位于所述连接线路上并且电连接到所述连接线路，其中，所述栅极接触的上
表面和所述源极/漏极接触的上表面是共面的，并且，所述填充线路的上表面的高度等于或低于所述连接线路的上表面的高度。
[0011]根据本专利技术构思的一方面，提供一种半导体装置，所述半导体装置包括在第一方向上彼此间隔开的第一单元区域和第二单元区域以及位于所述第一单元区域与所述第二单元区域之间的填充区域，所述半导体装置包括：栅电极，所述栅电极在所述第一单元区域内部在与所述第一方向相交的第二方向上延伸；源极/漏极接触，所述源极/漏极接触与所述栅电极的一侧相邻；第一连接线路，所述第一连接线路在所述第一单元区域和所述填充区域上方在所述第一方向上延伸，并且位于所述源极/漏极接触上并且电连接到所述源极/漏极接触；第二栅电极，所述第二栅电极在所述第二单元区域内部在所述第二方向上延伸；栅极接触，所述栅极接触位于所述第二栅极的上表面上并且电连接到所述第二栅极的所述上表面；第二连接线路，所述第二连接线路在所述填充区域和所述第二单元区域上方在所述第一方向上延伸，并且位于所述栅极接触上并且电连接到所述栅极接触；和填充线路，所述填充线路在所述填充区域内部在所述第二方向上延伸以连接所述第一连接线路和所述第二连接线路，其中，所述第一连接线路和所述第二连接线路处于第一布线水平高度处，并且所述填充线路的水平高度低于所述第一布线水平高度。
[0012]根据本专利技术构思的一方面，提供一种半导体装置，所述半导体装置包括：第一电源线路和第二电源线路，所述第一电源线路和所述第二电源线路在第一方向上平行地延伸；第一单元隔离膜、第二单元隔离膜和第三单元隔离膜，所述第一单元隔离膜、所述第二单元隔离膜和所述第三单元隔离膜在所述第一方向上彼此间隔开，并且在与所述第一方向相交的第二方向上平行地延伸；第一有源图案，所述第一有源图案在所述第一电源线路与所述第二电源线路之间在所述第一方向上延伸；第一栅电极，所述第一栅电极在所述第一单元隔离膜与所述第二单元隔离膜之间在所述第二方向上延伸；第一源极/漏极接触，所述第一源极/漏极接触位于所述第一有源图案的第一源极/漏极区上并且电连接到所述第一有源图案的所述第一源极/漏极区，所述第一源极/漏极接触与所述第一栅电极的一侧相邻；第一连接接触，所述第一连接接触位于所述第一源极/漏极接触的上表面上并且电连接到所述第一源极/漏极接触的所述上表面；第一布线通路，所述第一布线通路位于所述第一连接接触的上表面上并且电连接到所述第一连接接触的所述上表面；第一布线线路，所述第一布线线路在所述第一方向上延伸，并且位于所述第一布线通路的上表面上并且电连接到所述第一布线通路的所述上表面；第二布线通路，所述第二布线通路位于所述第一布线线路的上表面上并且电连接到所述第一布线线路的所述上表面；第二布线线路，所述第二布线线路在所述第二方向上延伸，并且位于所述第二布线通路的上表面上并且电连接到所述第二布线通路的所述上表面；和填充线路，所述填充线路在所述第二单元隔离膜与所述第三单元隔离膜之间在所述第二方向上延伸，并且位于所述第一布线线路上并且电连接到所述第一布线线路，其中，所述填充线路的上表面的高度等于或低于所述第一布线线路的所述上表面的高度。
附图说明
[0013]通过参照附图详细描述本专利技术构思的示例实施例，本专利技术构思的上述以及其他方面和特征将变得更加显而易见，在附图中：
[0014]图1是用于说明根据一些实施例的半导体装置的布图示图。
[0015]图2是用于说明根据一些实施例的半导体装置的俯视图。
[0016]图3是沿着图2的线A
‑
A截取的截面图。
[0017]图4是沿着图2的线B
‑
B截取的截面图。
[0018]图5是沿着图2的线C
‑
C截取的截面图。
[0019]图6是沿着图2的线D
‑
D截取的截面图。
[0020]图7和图8是用于说明根据一些实施例的半导体装置的截面图。
[0021]图9是用于说明根据一些实施例的半导体装置的布图示图。
[0022]图10是沿着图9的线E
‑
E截取的截面图。
[0023]图11是用于说明根据一些实施例的半导体装置的布图示图。
[0024]图1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，所述半导体装置包括在第一方向上彼此相邻的第一单元区域和填充区域，所述半导体装置包括：有源图案，所述有源图案在所述第一单元区域内部在所述第一方向上延伸；栅电极，所述栅电极在所述有源图案上在与所述第一方向相交的第二方向上延伸；栅极接触，所述栅极接触位于所述栅电极的上表面上并且电连接到所述栅电极的所述上表面；源极/漏极接触，所述源极/漏极接触位于所述有源图案的源极/漏极区上并且电连接到所述有源图案的所述源极/漏极区，所述源极/漏极接触与所述栅电极的一侧相邻；连接线路，所述连接线路在所述第一单元区域和所述填充区域上方在所述第一方向上延伸，并且位于所述栅极接触或所述源极/漏极接触中的一者上且电连接到所述栅极接触或所述源极/漏极接触中的所述一者；和填充线路，所述填充线路在所述填充区域内部在所述第二方向上延伸，并且位于所述连接线路上且电连接到所述连接线路，其中，所述栅极接触的上表面和所述源极/漏极接触的上表面是共面的，并且其中，所述填充线路的上表面的高度等于或低于所述连接线路的上表面的高度。2.根据权利要求1所述的半导体装置，所述半导体装置还包括：第一连接接触，所述第一连接接触位于所述栅极接触的所述上表面上并且电连接到所述栅极接触的所述上表面；第二连接接触，所述第二连接接触位于所述源极/漏极接触的所述上表面上并且电连接到所述源极/漏极接触的所述上表面；和布线通路，所述布线通路位于所述第一连接接触的上表面或所述第二连接接触的上表面中的一者上并且电连接到所述第一连接接触的所述上表面或所述第二连接接触的所述上表面中的所述一者，所述连接线路位于所述布线通路的上表面上并且电连接到所述布线通路的所述上表面。3.根据权利要求2所述的半导体装置，其中，所述填充线路包括填充接触，所述填充接触的上表面与所述第一连接接触的所述上表面和所述第二连接接触的所述上表面共面。4.根据权利要求2所述的半导体装置，其中，所述填充线路包括填充通路，所述填充通路的上表面与所述布线通路的所述上表面共面。5.根据权利要求1所述的半导体装置，其中，所述填充线路的所述上表面与所述连接线路的所述上表面共面。6.根据权利要求1所述的半导体装置，所述半导体装置还包括：布线通路，所述布线通路位于所述连接线路的所述上表面上并且电连接到所述连接线路的所述上表面；和布线线路，所述布线线路在所述第二方向上延伸，并且位于所述布线通路的上表面上且电连接到所述布线通路的所述上表面。7.根据权利要求1所述的半导体装置，所述半导体装置还包括：第一单元隔离膜，所述第一单元隔离膜在所述第一单元区域与所述填充区域之间在所述第二方向上延伸，
其中，所述填充区域包括虚设单元区域，并且其中，所述填充线路被限制到所述虚设单元区域。8.根据权利要求7所述的半导体装置，所述半导体装置还包括：第二单元隔离膜，所述第二单元隔离膜在所述第二方向上延伸以限定所述填充区域，其中，所述填充区域位于所述第一单元隔离膜与所述第二单元隔离膜之间，并且其中，所述第一单元隔离膜和所述第二单元隔离膜彼此间隔开1个栅距。9.根据权利要求1所述的半导体装置，其中，所述有源图案包括从衬底的上表面突出的鳍型图案。10.根据权利要求1所述的半导体装置，其中，所述有源图案包括在衬底上彼此间隔开的多个线路图案。11.一种半导体装置，所述半导体装置包括在第一方向上彼此间隔开的第一单元区域和第二单元区域以及位于所述第一单元区域与所述第二单元区域之间的填充区域，所述半导体装置包括：栅电极，所述栅电极在所述第一单元区域内部在与所述第一方向相交的第二方向上延伸；源极/漏极接触，所述源极/漏极接触与所述栅电极的一侧相邻；第一连接线路，所述第一连接线路在所述第一单元区域和所述填充区域上方在所述第一方向上延伸，并且位于所述源极/漏极接触上且电连接到所述源极/漏极接触；第二栅电极，所述第二栅电极在所述第二单元区域内部在所述第二方向上延伸；栅极接触，所述栅极接触位于所述第二栅极的上表面上并且电连接到所述第二栅极的所述上表面；第二连接线路，所述第二连接线路在所述填充区域和所述第二单元区域上方在所述第一方向上延伸，并且位于所述栅极接触上且电连接到所述栅极接触；和填充线路，所述填充线路在所述填充区域内部在所述第二方向上延伸以连接所述第一连接线路和所述第二连接线路，其中，所述第一连接线路和所述第二连接线路处...

【专利技术属性】
技术研发人员：俞炫圭，柳志秀，朴在浩，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：