本发明专利技术提供一种液晶显示器驱动电路，其包括：第一电阻、第二电阻、第一晶体管和第二晶体管，该第一电阻并联连接在第一晶体管的栅极和源极之间，该第二电阻并联连接在第二晶体管的栅极和源极之间，该第一晶体管和第二晶体管的源极分别用于接收电压信号，该第一晶体管和第二晶体管的漏极分别用于输出电压信号。其中，该驱动电路还包括一延迟电路，该延迟电路分别与第一晶体管和第二晶体管的栅极相连，该延迟电路分别用于延迟输出通过该第一晶体管和第二晶体管输出的电压信号。本发明专利技术驱动电路采用数字电路来延迟信号，其时序设计顺序不会因为环境因素而改变，所以比模拟电路稳定。
【技术实现步骤摘要】
本专利技术是关于一种液晶显示器驱动电路。
技术介绍
薄膜晶体管液晶显示器是有源矩阵型液晶显示器中的一种，薄膜晶体管液晶显示器面板在其背部设置光源，可以主动的对面板上各个独立的像素进行控制。而且由在薄膜晶体管液晶显示器是主动矩阵驱动方式，使液晶的排列方式具有记忆性，不会在电流消失后马上恢复原状。在目前的液晶显示器驱动电路中，栅极驱动器需要使用高压(大约20V)和低压(大约-7V)两种不同的驱动电压驱动薄膜晶体管的栅极，分别用于开启和关闭薄膜晶体管；同时源极驱动器需要使用一AVDD电压(大约9V)驱动薄膜晶体管的源极。在驱动电路的设计过程中，由在栅极驱动器需要使用高压和低压两种不同的电压，通常为避免栅极驱动器出现闩锁(Latch Up)现象，需要一延迟电路，使该两个电压在适当时间驱动栅极驱动器。为避免在液晶显示器开机时，画面产生噪声，源极驱动器也需要一延迟电路，使薄膜晶体管全部打开将残存在液晶显示器中的电荷释放，当电荷全部释放后源极驱动器随即输出信号。请参考图1，是一种现有技术的液晶显示器驱动电路平面结构示意图。该液晶显示器驱动电路10包括第一延迟电路1和第二延迟电路2。该第一延迟电路1用于延迟输出驱动栅极驱动器的高电压和驱动源极驱动器的电压。该第一延迟电路1包括第一晶体管12、第一电容C1、第五电阻R5和第三电阻R3。该第一晶体管12是NPN型薄膜晶体管或N通道金属氧化物半导体场效应管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)，其栅极与一端接地的第三电阻R3相连，源极与第一输入端11相连用于接收电压信号，漏极与第一输出端13相连用于输出电压信号。并联连接的第五电阻R5和第一电容C1两端分别与该第一晶体管12的栅极和源极相连。该第二延迟电路2用于延迟输出驱动栅极驱动器的低电压。该第二延迟电路2包括第二晶体管22、第二电容C2、第六电阻R6和第四电阻R4。该第二晶体管22该是PNP型薄膜晶体管或P通道MOSFET，其栅极与一端接地的第四电阻R4相连，源极与第二输入端21相连用于接收电压信号，漏极与第二输出端23相连用于输出电压信号。并联连接的第六电阻R6和第二电容C2两端分别与该第二晶体管22的栅极和源极相连。上述的第一延迟电路1和第二延迟电路2均是模拟电路，分别由模拟元件电阻和电容组成，因为该模拟电路以电阻电容组成延迟电路，延迟的原理是利用电阻限制电流流入电容，因而使电容的充电缓慢而得到时间差。这种电路会因为热或各个元件性能的差异而有不够精准的状况发生，因此电路不够稳定。
技术实现思路
为了克服现有技术液晶显示器驱动电路中延迟电路的模拟元件因为热或各个元件性能的差异使电路性能不稳定，有必要提供一种稳定性较高的液晶显示器驱动电路。一较佳实施方式所揭露的解决该技术问题的技术方案是提供提供一种液晶显示器驱动电路，其包括第一电阻、第二电阻、第一晶体管和第二晶体管，该第一电阻并联连接在第一晶体管的栅极和源极之间，该第二电阻并联连接在第二晶体管的栅极和源极之间，该第一晶体管和第二晶体管的源极分别用于接收电压信号，该第一晶体管和第二晶体管的漏极分别用于输出电压信号。其中，该驱动电路还包括一延迟电路，该延迟电路分别与第一晶体管和第二晶体管的栅极相连，该延迟电路分别用于延迟输出通过该第一晶体管和第二晶体管输出的电压信号。相较在现有技术，上述液晶显示器驱动电路采用数字电路而非模拟电路来实现延迟时间的设计，因为数字电路则是精确的，其时序设计顺序是不会因为环境因素而改变，所以这样的电路比较稳定。附图说明图1是现有技术的液晶显示器驱动电路平面结构示意图。图2是较佳实施方式的液晶显示器驱动电路平面结构示意图。具体实施方式请参考图2，是一种较佳实施方式的液晶显示器驱动电路结构示意图。该液晶显示器驱动电路100包括一延迟电路3、第一电阻R1、第二电阻R2、第一晶体管6和第二晶体管8。该第一晶体管6是PNP型薄膜晶体管，也可为P通道MOSFET。该第二晶体管8是N通道MOSFET，也可为NPN型薄膜晶体管。该第一电阻R1并联在第一晶体管6的栅极和源极之间，该第二电阻R2并联在第二晶体管8的栅极和源极之间。该第一晶体管6的源极用于接收输入端71输入的电压信号，漏极用于向输出端73延迟输出驱动栅极驱动器(图未示)的高电压和驱动源极驱动器(图未示)的电压信号；该第二晶体管8的源极用于接收输入端91输入的电压信号，漏极用于向输出端93延迟输出驱动栅极驱动器的低电压信号。该延迟电路3包括一时间控制器31、一状态机(StateMachine)33、第三晶体管35和第四晶体管37。该第三晶体管35为N通道MOSFET，该第四晶体管37为P通道MOSFET。该时间控制器31为一振荡源，其振荡信号提供给状态机33，其另一端与该状态机33输入端连接。该状态机33内部包括用于延迟时间的计数器，该状态机33二输出端分别与第三晶体管35的栅极和第四晶体管37的栅极相连。该第三晶体管35的源极接地，其漏极与第二晶体管8的栅极相连。该第四晶体管37的源极接电压源Vcc，其漏极与第一晶体管6的栅极相连。当开机时，状态机33以开漏极(Open Drain，OD)方式打开第一晶体管6，则从输出端73输出的低电压信号将液晶显示器的薄膜晶体管(图未示)关闭，使存在液晶显示器内部的残余电荷释放。状态机33保持该第一个状态延迟时间等待下一次打开第一晶体管6，当残余电荷释放后状态机33又以开漏极方式打开第二晶体管8，则从输出端93输出的高电压信号将液晶显示器的薄膜晶体管打开，状态机33保持该第两个状态延迟时间等待下一次打开第二晶体管8。当液晶显示器的薄膜晶体管打开后，状态机33打开第二晶体管8，则从输出端93输出驱动薄膜晶体管源极的电压，状态机33保持该第三个状态延迟时间等待下一次打开第二晶体管8。本专利技术采用时间控制器31和状态机33设计成数字电路作为延迟电路，因为数字电路则是精确的，其时序设计顺序是不会因为环境因素而改变，所以这样的电路比较稳定。权利要求1.一种液晶显示器驱动电路，用于驱动薄膜晶体管液晶显示器，该液晶显示器驱动电路包括第一电阻、第二电阻、第一晶体管和第二晶体管，该第一电阻并联连接在第一晶体管的栅极和源极之间，该第二电阻并联连接在第二晶体管的栅极和源极之间，该第一晶体管和第二晶体管的源极分别用于接收电压信号，该第一晶体管和第二晶体管的漏极分别用于输出电压信号，其特征在于该驱动电路还包括一延迟电路，该延迟电路分别与第一晶体管和第二晶体管的栅极相连，该延迟电路分别用于延迟输出通过该第一晶体管和第二晶体管输出的电压信号。2.如权利要求1所述的液晶显示器驱动电路，其特征在于当液晶显示器开机时，打开该第一晶体管，该延迟电路保持第一个状态延迟时间等待下一次打开第一晶体管，当液晶显示器残余电荷释放后该延迟电路打开该第二晶体管，该延迟电路保持第两个状态延迟时间等待下一次打开第二晶体管，当液晶显示器的薄膜晶体管打开后，该延迟电路打开第二晶体管，该延迟电路保持第三个状态延迟时间等待下一次打开第二晶体管。3.如权利要求1所述的液晶显示器驱动电路，其特征在于该延迟电路以开漏极方式打开该第一晶体管。4.如权利要求本文档来自技高网...
【技术保护点】
一种液晶显示器驱动电路，用于驱动薄膜晶体管液晶显示器，该液晶显示器驱动电路包括：第一电阻、第二电阻、第一晶体管和第二晶体管，该第一电阻并联连接在第一晶体管的栅极和源极之间，该第二电阻并联连接在第二晶体管的栅极和源极之间，该第一晶体管和第二晶体管的源极分别用于接收电压信号，该第一晶体管和第二晶体管的漏极分别用于输出电压信号，其特征在于：该驱动电路还包括一延迟电路，该延迟电路分别与第一晶体管和第二晶体管的栅极相连，该延迟电路分别用于延迟输出通过该第一晶体管和第二晶体管输出的电压信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：童建凡，
申请(专利权)人：群康科技深圳有限公司，群创光电股份有限公司，
类型：发明
国别省市：94[中国|深圳]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。