延迟电路制造技术

本实用新型专利技术公开一种延迟电路，所述延迟电路包括：选择单元，所述选择单元包括4路选择器，每路选择器接收1路4相位的分频时钟信号及选择控制信号，所述分频时钟信号的时钟周期为T0，所述每个选择器根据所述选择控制信号分别选择输出其中1路的分频时钟信号；以及延迟单元，所述延迟单元包括4路延迟器，每个所述延迟器接收所述选择单元的输出的2路不同的分频时钟信号及延迟控制信号，每个所述延迟器根据所述延迟控制信号分别选择输入1路4相位的分频时钟信号，使得所述延迟单元输出所述延迟信号。本实用新型专利技术所述延迟电路不容易出现延迟偏差。差。差。

【技术实现步骤摘要】
延迟电路


[0001]本技术涉及存储器
，具体涉及一种延迟电路。

技术介绍

[0002]当存储器连接至控制器，为了确保控制器可以正常访问存储器，需要对控制器的时钟信号进行校准，否则所述存储器则无法接收到所述控制器发送的正确的数据，所述控制器也无法从所述存储器读取到正确的数据。请参阅图1，存储器输出读数据(DQ信号)的时间校准由参数tWCK2CK和tWCK2DQO来决定，tWCK2CK和tWCK2DQO是GDDR6说明书上定义的两个参数，其中，tWCK2CK表示控制器的时钟信号WCK和存储器的时钟信号CK的偏差，tWCK2DQO表示控制器的时钟信号WCK到DQ输出的延迟，在对控制器的时钟信号进行校准过程中，需对控制器的时钟信号进行延迟，然而，现有延迟电路一般容易出现延迟偏差。

技术实现思路

[0003]本技术的目的是提供一种校准方法及装置，本技术的目的是提供一种延迟电路，不容易出现延迟偏差。
[0004]本技术实施例提供一种所述延迟电路，所述延迟电路包括：
[0005]选择单元，所述选择单元包括4路选择器，每路选本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种延迟电路，其特征在于，所述延迟电路包括：选择单元，所述选择单元包括4路选择器，每路选择器接收1路4相位的分频时钟信号及选择控制信号，所述分频时钟信号的时钟周期为T0，所述每个选择器根据所述选择控制信号分别选择输出其中1路的分频时钟信号；以及延迟单元，所述延迟单元包括4路延迟器，每个所述延迟器接收所述选择单元的输出的2路不同的分频时钟信号及延迟控制信号，每个所述延迟器根据所述延迟控制信号分别选择输入1路4相位的分频时钟信号，使得所述延迟单元输出延迟信号，所述延迟信号与所述时钟信号之间的延迟为(N*a*T0)/4q，其中，N为选择单元的延迟参数，1≤N≤4，且N为自然数，a由所述延迟控制信号确定，q由所述延迟器确定，且1<a<q，a、q为自然数。2.根据权利要求1所述的延迟电路，其特征在于，每个延迟器包括结构相同的第一延迟子单元、第二延迟子单元及反相器，所述第一延迟子单元及所述第二延迟子单元用于根据延迟信号选择1路分频时钟信号，通过所述反...

【专利技术属性】
技术研发人员：马军亮，刘成，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：新型
国别省市：