一种改善栅极氧化层均匀度的方法技术

本发明专利技术提供一种改善栅极氧化层均匀度的方法，其特征在于，包括以下步骤：(1)提供已制成浅沟槽隔离结构的半导体基底；(2)通过热氧化的方式在所述半导体基底上生长第一热氧化层；(3)通过高温氧化的方式在所述第一热氧化层上沉积第二沉积氧化层，从而形成目标栅极氧化层；(4)对所述目标栅极氧化层进行退火处理以得到最终栅极氧化层。本发明专利技术提供的改善栅极氧化层均匀度方法能够避免MOS器件从浅沟槽隔离结构拐角处击穿，而且能够打破栅极氧化层厚度限制，这在很大程度上可以有效地改善器件性能及可靠性。能及可靠性。能及可靠性。

【技术实现步骤摘要】
一种改善栅极氧化层均匀度的方法


[0001]本专利技术总体上涉及半导体器件的制造工艺领域，并且更具体地，涉及一种改善栅极氧化层均匀度的方法。

技术介绍

[0002]目前，随着超大规模集成电路和特大规模集成电路的快速发展，对半导体器件制造工艺提出越来越严格的要求，而由于栅极氧化层的制备工艺是半导体器件制造工艺中的关键技术，会直接影响和决定半导体器件的电学特性和可靠性，尤其是金属氧化物半导体(MOS)器件特征尺寸进入纳米时代，其对栅极氧化层的要求也相应地更加严格。
[0003]在现有的MOS器件制造领域中，浅沟槽隔离(STI)技术被广泛使用，制造浅沟槽隔离结构时先通过蚀刻在半导体基底上形成浅沟槽，然后通过高密度等离子体沉积(HDP)等方式填充浅沟槽，最后通过化学机械抛光(CMP)进行表面平坦化。但进行平坦化后的浅沟槽隔离结构具有拐角，栅极氧化层需形成在至少两个浅沟槽隔离结构之间并且覆盖浅沟槽隔离结构的拐角。
[0004]栅极氧化层的传统生长方法是采用一步热氧化的方式，其存在两方面的问题：一方面，由于浅沟槽隔离结构拐角处的氧化速度低于平坦区域的氧化速度，因此，在拐角处生长的氧化层的厚度远小于在平坦区域处生长的氧化层的厚度，由此使得相应的MOS器件在使用时容易从拐角处击穿导致漏电，进而影响MOS器件寿命等。另一方面，由于热氧化的方式会消耗硅，导致由此生长栅极氧化层的厚度受到限制，如果MOS器件对于栅极氧化层厚度要求较高，传统的热氧化的方式可能会无法达到厚度要求，因为随着生长的氧化物越来越厚，生长的速度会越来越慢，所需生长时间会成倍增加，达到极限就无法再生长。
[0005]以下参照附图1-3更详细地说明现有技术的情况：图1示出了已制成浅沟槽隔离结构2的半导体基底1，其中浅沟槽隔离结构2具有拐角3。图2示出了现有技术中通过一步热氧化的方式在图1所示的已制成浅沟槽隔离结构2的半导体基底1上形成了栅极氧化层4。图3是图2的局部放大图，其中，栅极氧化层4在拐角处的厚度用d1、d2表示，栅极氧化层4在平坦区域处的厚度用d3表示。在一个示例中，栅极氧化层在拐角处的厚度d1、d2分别为12.6nm、13.2nm，而在平坦区域处的厚度d3为28.3nm。由此可以看出，栅极氧化层4在拐角处的厚度d1、d2明显小于栅极氧化层4在平坦区域处的厚度d3。
[0006]基于此，现有技术仍然有待改进。

技术实现思路

[0007]为解决上述技术问题，本专利技术提供一种改善栅极氧化层均匀度的方法。
[0008]根据本专利技术实施例，一种改善栅极氧化层均匀度的方法包括以下步骤：
[0009](1)提供已制成浅沟槽隔离结构的半导体基底；
[0010](2)通过热氧化的方式在所述半导体基底上生长第一热氧化层；
[0011](3)通过高温氧化的方式在所述第一热氧化层上沉积第二沉积氧化层，从而形成
目标栅极氧化层；
[0012](4)对所述目标栅极氧化层进行退火处理以得到最终栅极氧化层。
[0013]进一步地，步骤(2)中生长第一热氧化层是在700-900摄氏度且常压下进行。
[0014]进一步地，步骤(2)中生长第一热氧化层是采用干氧氧化工艺。
[0015]进一步地，步骤(2)中生长第一热氧化层是采用湿氧氧化工艺。
[0016]进一步地，步骤(3)中沉积第二沉积氧化层是在700-900摄氏度且40～60Pa压力下进行。
[0017]进一步地，步骤(3)中沉积第二沉积氧化层是在通入SiH2Cl2和N2O气体的情况下进行。
[0018]进一步地，所述最终栅极氧化层的厚度为180～275A。
[0019]进一步地，所述第一热氧化层的厚度为10～25A。
[0020]进一步地，所述第二沉积氧化层的厚度为170～250A。
[0021]进一步地，所述方法还包括步驟(5)，在所述退火处理后，在所述最终栅极氧化层上沉积一层多晶硅。
[0022]采用上述技术方案，本专利技术至少具有如下有益效果：
[0023]本专利技术先采用热氧化的方式生长能够保证均匀度和致密度的较薄的第一热氧化层，然后通过高温氧化的方式在所述第一热氧化层上沉积第二沉积氧化层，之后进行退火处理，以改善第二沉积氧化层的致密性使其更接近于第一热氧化层的特性以及加强第二沉积氧化层与第一热氧化层之间的粘附性，由此大大提高了栅极氧化层的均匀度，有效改善硅拐角处氧化层较薄的问题，能够避免MOS器件从浅沟槽隔离结构拐角处击穿从而造成漏电，并且打破栅极氧化层厚度限制，这在很大程度上可以有效的改善器件性能及可靠性。
附图说明
[0024]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1为已制成浅沟槽隔离结构的半导体基底的示意性剖面图；
[0026]图2为通过现有技术的方法在图1所示的半导体基底形成栅极氧化层的示意性剖面图；
[0027]图3为图2圆圈部分的局部放大图；
[0028]图4为本专利技术提供的改善栅极氧化层均匀度的方法的流程图；
[0029]图5为通过本专利技术的方法在图1所示的半导体基底形成栅极氧化层的示意性剖面图；
[0030]图6为图5圆圈部分的局部放大图；
[0031]图7A和图7B分别为通过现有技术的方法以及通过本专利技术的方法形成栅极氧化层的MOS器件的ID-VG曲线。
具体实施方式
[0032]以下描述了本公开的实施例。然而，应该理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种替代形式。附图不一定按比例绘制；某些功能可能被夸大或最小化以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式使用本专利技术的代表性基础。如本领域普通技术人员将理解的，参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而，与本公开的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。
[0033]为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术实施例进一步详细说明。
[0034]本专利技术提供了一种改善栅极氧化层均匀度的方法100，参见图1，该方法100包括以下步骤：在步骤102，提供已制成浅沟槽隔离结构的半导体基底，例如，图1所示的基底；在步骤104，通过热氧化的方式在所述半导体基底上生长第一热氧化层；在步骤106，通过高温氧化(HTO)的方式在所述第一热氧化层上沉积第二沉积氧化层，从而形成目标栅极氧化层；在步骤108，对所述目标栅极氧化层进行退火处理以得到最终栅极氧化层。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改善栅极氧化层均匀度的方法，其特征在于，包括以下步骤：(1)提供已制成浅沟槽隔离结构的半导体基底；(2)通过热氧化的方式在所述半导体基底上生长第一热氧化层；(3)通过高温氧化的方式在所述第一热氧化层上沉积第二沉积氧化层，从而形成目标栅极氧化层；(4)对所述目标栅极氧化层进行退火处理以得到最终栅极氧化层。2.根据权利要求1所述的改善栅极氧化层均匀度的方法，其特征在于，步骤(2)中生长第一热氧化层是在700-900摄氏度且常压下进行。3.根据权利要求2所述的改善栅极氧化层均匀度的方法，其特征在于，步骤(2)中生长第一热氧化层是采用干氧氧化工艺。4.根据权利要求2所述的改善栅极氧化层均匀度的方法，其特征在于，步骤(2)中生长第一热氧化层是采用湿氧氧化工艺。5.根据权利要求1所述的改善栅极氧化层均匀度的方法...

【专利技术属性】
技术研发人员：韩长安，朱东亮，宋康，
申请(专利权)人：和舰芯片制造苏州股份有限公司，
类型：发明
国别省市：