三维存储器制造技术

本公开的一方面提供了一种三维存储器，三维存储器包括键合至彼此的外围晶圆和阵列晶圆。外围晶圆包括用于阵列晶圆的外围电路。阵列晶圆包括：待测试结构，包括第一测试端和第二测试端；第一测试互连结构和第二测试互连结构，分别连接至第一测试端和第二测试端；第一管脚连接结构和第二管脚连接结构，分别经由第一测试互连结构和第二测试互连结构连接至待测试结构的第一测试端和第二测试端。测试结构的第一测试端和第二测试端。测试结构的第一测试端和第二测试端。

【技术实现步骤摘要】
三维存储器


[0001]本公开涉及半导体
，具体地，涉及一种具有X
‑
tacking架构的三维存储器。

技术介绍

[0002]具有X
‑
tacking架构的三维存储器通过将存储阵列和外围电路布置在分别的阵列晶圆和外围晶圆上，可有效解决加工存储阵列时外围电路受到高温高压的影响的问题，能够实现更高的存储密度、更简单的工艺流程以及更少的循环时间。
[0003]在这种架构中，当两片晶圆制备完成后，可对二者进行键合。如图1中所示，键合后的阵列晶圆110和外围晶圆120可以在键合界面处通过分别设置在阵列晶圆110中的阵列晶圆接触部(例如，第一阵列晶圆接触部TVIA
‑
1至第三阵列晶圆接触部TVIA
‑
3)和设置在外围晶圆120中的外围晶圆接触部(例如，第一外围晶圆接触部BVIA
‑
1至第三外围晶圆接触部BVIA
‑
3)相互接通，从而将阵列晶圆110连接至外围晶圆120。其中，待测试结构TS是包括一个或多个三维存储串的存储阵列。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器，所述三维存储器包括键合至彼此的外围晶圆和阵列晶圆，所述外围晶圆包括用于所述阵列晶圆的外围电路，所述阵列晶圆包括：待测试结构，包括第一测试端和第二测试端；第一测试互连结构和第二测试互连结构，分别连接至所述第一测试端和所述第二测试端；第一管脚连接结构和第二管脚连接结构，分别经由所述第一测试互连结构和所述第二测试互连结构连接至所述待测试结构的所述第一测试端和所述第二测试端。2.根据权利要求1所述的三维存储器，其中，所述待测试结构是包括一个或多个三维存储串的三维存储阵列，并且所述第一测试端和所述第二测试端分别包括所述三维存储串中待测试字线的两端。3.根据权利要求2所述的三维存储器，其中：所述第一管脚连接结构包括：第一阱区，以及第一阱触点，设置在所述第一阱区上，并且将所述第一阱区连接至所述第一测试互连结构；以及所述第二管脚连接结构包括：第二阱区，以及第二阱触点，设置在所述第二阱区上，并且将所述第二阱区连接至所述第二测试互连结构。4.根据权利要求3所述的三维存储器，其中：所述第一测试互连结构设置在所述第一管脚连接结构的靠近所述外围晶圆的一侧，并且包括：第一阵列晶圆导体层，经由第一阵列晶圆连接块连接至所述第一阱触点，以及第一阵列晶圆接触部，设置在所述第一阵列晶圆导体层的靠近所述外围晶圆的一侧，经由第一阵列晶圆接触块连接至所述第一阵列晶圆导体层；以及所述第二测试互连结构设置在所述第二管脚连接结构的靠近所述外围晶圆的一侧，并且包括：第二阵列晶圆导体层，经由第二阵列晶圆连接块连接至所述第二阱触点，以及第二阵列晶圆接触部，设置在所述第二阵列晶圆导体层的靠近所述外围晶圆的一侧，经由第二阵列晶圆接触块连接至所述第二阵列晶圆导体层。5.根据权利要求4所述的三维存储器，其中：所述第一阵列晶圆导体层经由第三阵列晶圆连接块连接至所述第一测试端，从而将所述第一阱触点连接至所述第一测试端中所述待测试字线的一端，以及所述第二阵列晶圆导体层经由第四阵列晶圆连接块连接至所述第二测试端，从而将所述第二阱触点连接至所述第二测试端中所述待测试字线的另一端。6.根据权利要求4所述的三维存储器，其中：所述第一测试互连结构还包括一个或多个第一阵列晶圆子连接块以及一个或多个第一阵列晶圆...

【专利技术属性】
技术研发人员：姚兰，薛磊，华子群，胡思平，尹朋岸，严孟，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：