一种基于IEEE1149和IEEE1500标准的层次化SoC测试方案制造技术

本发明专利技术公开了一种基于IEEE1149和IEEE1500标准的层次化SoC测试方案，涉及SoC芯片测试领域；其中，IEEE1500标准协议用于独立的进行SoC内部单个嵌入式内核测试，通过在嵌入式内核与系统之间定义内核测试接口来标准化IP内核测试结构，以便通过内核访问机制促进内核的测试复用；同时有效完成内核的测试和隔离，分区测试块之间的切换，达到完整测试SoC的目的；本发明专利技术通过改进IP内核集成的外围电路，实现层次化SoC中内核外核并行同步测试，最终达到减少测试时间的目的；可以为大型SoC产品提供灵活和高效率的设计方案。提供灵活和高效率的设计方案。提供灵活和高效率的设计方案。

【技术实现步骤摘要】
一种基于IEEE1149和IEEE1500标准的层次化SoC测试方案


[0001]本专利技术涉及SoC芯片测试领域，具体涉及一种基于IEEE1149和IEEE1500标准的层次化SoC测试方案。

技术介绍

[0002]在集成电路(Integrated Circuit，简称IC)进入超大规模集成电路时代，可测试性设计是电路和芯片设计的重要环节，它通过在芯片原始设计中插入各种用于提高芯片可测试性(包括可控制性和可观测性)的硬件逻辑，从而使芯片变得容易测试，大幅度节省芯片测试的成本。
[0003]随着片上系统(System
‑
on
‑
a
‑
chip，简称SoC)的集成度以及设计复杂性的提高，芯片测试遇到了巨大的挑战。一方面IP复用技术能加快SoC的设计过程，提高系统集成度，使单一芯片功能更多、性能更强大；另一方面随着单芯片上集成IP内核数量的增加，SoC的设计复杂度和电路规模急剧上升，导致SoC测试面临巨大的挑战。
[0004]为了解决芯片测试中存在的许多问题，比如：从芯片级到系统本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于IEEE1149和IEEE1500标准的层次化SoC测试方案，其特征在于，包括采用IEEE1500标准协议和层次性SoC架构；所述IEEE1500标准协议用于独立的进行SoC内部单个嵌入式内核测试；并通过在嵌入式内核与系统之间定义内核测试接口来标准化IP内核测试结构，以便通过内核访问机制促进内核的测试复用；所述层次性SoC架构的最大特点是IP内核嵌套；所述层次性SoC架构包括内核A、内核B、内核C和内核D；其中内核D嵌套于内核C中；所述内核A、内核B和内核C相互不嵌套。2.根据权利要求1所述的一种基于IEEE1149和IEEE1500标准的层次化SoC测试方案，其特征在于，所述IEEE1500标准协议用于完成内核的测试和隔离；其中，IEEE1149.1标准用于为SoC提供测试存取端口，所述测试存取端口用于管理SoC内部所有指令寄存器的串行接口信号，以便通过边界扫描对IEEE1500测试架构进行访问；同时，所述IEEE...

【专利技术属性】
技术研发人员：梅张雄，程晟，邱芬，
申请(专利权)人：北京联盛德微电子有限责任公司，
类型：发明
国别省市：