锁存电路制造技术

本发明专利技术涉及一种锁存电路。所述锁存电路包括：锁存模块、置位控制模块、复位控制模块和时钟模块。其中，所述锁存模块用于锁存数据模块输入的数据；所述置位控制模块用于控制所述锁存模块输出高电平信号，所述置位控制模块的输入信号包括控制信号和置位信号；所述复位控制模块用于控制所述锁存模块输出低电平信号，所述复位控制模块的输入信号包括所述置位控制模块的输出信号、自测试使能信号和复位信号；所述时钟模块用于为所述锁存模块提供读取时钟信号；其中，所述自测试使能信号决定所述锁存器处于自测试模式或正常工作模式。存器处于自测试模式或正常工作模式。存器处于自测试模式或正常工作模式。

【技术实现步骤摘要】
锁存电路


[0001]本专利技术涉及集成电路领域，特别是涉及一种锁存电路。

技术介绍

[0002]在现代的DRAM芯片中，使用大量的熔丝器件或反熔丝器件，为了存储熔丝器件或反熔丝器件的状态，需要使用大量的锁存器。同时，为了测试的目的，也会用锁存器存储自测试信号。
[0003]但是，一个DRAM芯片中可能使用数千甚至上万个锁存器，过多的锁存器会消耗大量的裸片面积，导致芯片面积增大。

技术实现思路

[0004]基于此，有必要针对目前锁存电路导致的芯片面积增大的问题，提供一种锁存电路。
[0005]本专利技术实施例提供了一种锁存电路，包括：
[0006]锁存模块，用于锁存数据模块输入的数据；
[0007]置位控制模块，用于控制所述锁存模块输出高电平信号，所述置位控制模块的输入信号包括控制信号和置位信号；
[0008]复位控制模块，用于控制所述锁存模块输出低电平信号，所述复位控制模块的输入信号包括所述置位控制模块的输出信号、自测试使能信号和复位信号；
[0009]时钟模块，用于为所述锁存模本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种锁存电路，其特征在于，包括：锁存模块，用于锁存数据模块输入的数据；置位控制模块，用于控制所述锁存模块输出高电平信号，所述置位控制模块的输入信号包括控制信号和置位信号；复位控制模块，用于控制所述锁存模块输出低电平信号，所述复位控制模块的输入信号包括所述置位控制模块的输出信号、自测试使能信号和复位信号；时钟模块，用于为所述锁存模块提供读取时钟信号；其中，所述自测试使能信号决定所述锁存器处于自测试模式或正常工作模式。2.根据权利要求1所述的锁存电路，其特征在于，所述置位控制模块的输入信号还包括自测试编码信号，所述置位控制模块的输出连接于所述锁存模块的置位端。3.根据权利要求1所述的锁存电路，其特征在于，所述置位控制模块包括第一逻辑与单元，用于将所述控制信号、所述置位信号和所述自测试编码信号逻辑与后，输出给所述锁存模块和所述复位控制模块。4.根据权利要求1所述的锁存电路，其特征在于，所述复位控制模块的输出连接于所述锁存模块的复位端。5.根据权利要求1所述的锁存电路，其特征在于，所述复位控制模块包括：反向运算单元，用于将所述置位控制模块的输出信号进行反向处理；第二逻辑与单元，用于将反向处理后的所述置位控制模块的输出信号和所述自测使能信号进行逻辑与处理；以及逻...

【专利技术属性】
技术研发人员：王科竣，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：