阵列基板、阵列基板的制备方法及显示面板技术

本申请实施例提供一种阵列基板、阵列基板的制备方法及显示面板。申请实施例第一方面提供一种阵列基板，包括：第一薄膜晶体管，包括层叠且绝缘设置的第一有源结构和第一栅极；第二薄膜晶体管，包括层叠且绝缘设置的第二有源结构和第二栅极，其中，所述第二栅极与所述第一有源结构位于第一功能层设置，所述第一栅极与所述第二有源结构位于第二功能层设置。减少阵列基板制备过程中所需的掩膜板数量，简化了阵列基板的制备过程中的工艺制程，提高了阵列基板生产效率及降低了阵列基板的生产成本。板生产效率及降低了阵列基板的生产成本。板生产效率及降低了阵列基板的生产成本。

【技术实现步骤摘要】
阵列基板、阵列基板的制备方法及显示面板


[0001]本专利技术涉及显示
，具体涉及一种阵列基板、阵列基板的制备方法及显示面板。

技术介绍

[0002]在显示
中，在同一阵列基板分别集成应用不同半导体材料作为有源结构的薄膜晶体管以实现低频显示正成为研究热点。然而，在同一阵列基板上集成不同薄膜晶体管普遍存在工艺步骤复杂问题，以致阵列基板乃至包含阵列基板的显示面板生产效率低且生产成本较高。
[0003]因此，急需一种阵列基板、阵列基板的制备方法以及显示面板。

技术实现思路

[0004]本申请实施例提供一种阵列基板、阵列基板的制备方法及显示面板。
[0005]本申请实施例第一方面提供一种阵列基板，包括：
[0006]第一薄膜晶体管，包括层叠且绝缘设置的第一有源结构和第一栅极；
[0007]第二薄膜晶体管，包括层叠且绝缘设置的第二有源结构和第二栅极，
[0008]其中，第二栅极与第一有源结构位于第一功能层设置，第一栅极与第二有源结构位于第二功能层设置。
[0009]本申请实施例第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：第一薄膜晶体管，包括层叠且绝缘设置的第一有源结构和第一栅极；第二薄膜晶体管，包括层叠且绝缘设置的第二有源结构和第二栅极，其中，所述第二栅极与所述第一有源结构位于第一功能层设置，所述第一栅极与所述第二有源结构位于第二功能层设置。2.根据权利要求1所述的阵列基板，其特征在于，还包括衬底，所述第一薄膜晶体管及所述第二薄膜晶体管设置于所述衬底，所述第一功能层相对于所述第二功能层靠近所述衬底设置；所述第一薄膜晶体管及所述第二薄膜晶体管均包括源漏层，所述第一薄膜晶体管的源漏层和所述第二薄膜晶体管的源漏层位于第三功能层，所述第三功能层设置于第二功能层背向所述第一功能层一侧。3.根据权利要求2所述的阵列基板，其特征在于，所述第一功能层、所述第二功能层和所述第三功能层均通过层间绝缘层绝缘设置；优选的，所述阵列基板进一步包括位于所述第三功能层背向所述衬底一侧的第四功能层，所述第四功能层包含多条信号线，至少部分所述信号线与所述第三功能层通过过孔连接。4.根据权利要求1至3任一项所述的阵列基板，其特征在于，所述第二有源结构包括源极连接件、漏极连接件以及沟道结构，所述源极连接件及所述漏极连接件与所述沟道结构连接设置，且所述第一栅极与所述源极连接件及所述漏极连接件位于同一金属层，所述第一有源结构和所述第二栅极均包括主体材质，所述主体材质为硅基半导体材料；或者，所述第一有源结构包括源极连接件、漏极连接件以及沟道结构，所述源极连接件及所述漏极连接件与所述沟道结构连接设置，且所述第二栅极与所述源极连接件及所述漏极连接件位于同一金属层，所述第二有源结构和所述第一栅极均包括主体材质，所述主体材质为硅基半导体材料；优选的，所述硅基半导体材料为低温多晶硅。5.根据权利要求4所述的阵列基板，其特征在于，所述沟道结构为金属氧化物层，所述金属氧化物层包括铟锌氧化物、铟镓锌氧化物、氧化锌及氧化锡中的任意一者；优选的，所述金属氧化物层由铟镓锌氧化物构成。6.根据权利要求4所述的阵列基板，其特征在于，所述沟道结构在所述衬底的正投影与所述源极连接件在所述衬底的正投影部分重叠，和/或，所述沟道结构在所述衬底的正投影与所述漏极连接件在所述衬底的正投影部分重叠。7.根据权利要求6所述的阵列基板，其特征在于，所述沟道结构的一部分位于所述源极结构和所述漏极结构之间，所述沟道结构的另一部分与所述源极连接件和所述漏极连接件层叠设置。8.一种阵列基板的制备方法，其特征在于，包括：提供具...

【专利技术属性】
技术研发人员：范文志，蔡伟民，施文峰，淮兆祥，曹曙光，刘家昌，万云海，朱超，李瑶，
申请(专利权)人：合肥维信诺科技有限公司，
类型：发明
国别省市：