一种多路时钟输出及输入对齐零延时电路制造技术

本申请提供一种多路时钟输出及输入对齐零延时电路，包括：总线、鉴相器和调相器，多路输入时钟和输出时钟都可以通过总线传输至鉴相器；本申请通过总线传输需要被对齐的时钟信号，因此需要被对齐的时钟信号可以在芯片上的任意位置，且其位置可以相距较远；本申请提供的多路时钟输出及输入对齐零延时电路的电路架构简单，且可灵活调整，可实现同时有多种不同的时钟对齐信号，做到时钟信号零延时，从而保证时钟信号时间同步的精度。保证时钟信号时间同步的精度。保证时钟信号时间同步的精度。

【技术实现步骤摘要】
一种多路时钟输出及输入对齐零延时电路


[0001]本申请涉及电子电路
，特别的，尤其涉及一种多路时钟输出及输入对齐零延时电路。

技术介绍

[0002]随着通信网络的不断发展，时钟信号的时间同步有着越来越广泛的需求，对其时间同步的精度要求也越来越高。若时钟信号时间同步的精度差，则会影响通信网络的通信质量和数据传输效率。
[0003]现有技术中，主要通过时钟对齐来达到时钟信号的时间同步。在一些情况下需要多路输出时钟与输入时钟对齐，或者多路不同的输出时钟对齐；另外一些情况下又需要同时存在多种不同的时钟对齐信号，以满足不同的应用需求。而如何兼顾这两种情况，已成为本领域亟待解决的技术难题。

技术实现思路

[0004]鉴于上述
技术介绍
内容中存在的问题，本申请提供了一种简单且可灵活调整的多路时钟输出及输入对齐零延时电路，用以实现时钟信号零延时，从而保证时钟信号时间同步的精度。
[0005]为了实现上述目的，本申请提供了以下技术方案：
[0006]一种多路时钟输出及输入对齐零延时电路，包括：总线、鉴相器和调相器，其本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多路时钟输出及输入对齐零延时电路，其特征在于，包括：总线、鉴相器和调相器，其中：所述总线用于将输入时钟和所述调相器的输出时钟传输至所述鉴相器；所述鉴相器的第一输入端用于获取所述总线上传输的时钟信号；所述鉴相器的第二输入端与所述调相器的输出端相连，所述鉴相器用于比较所述总线上传输的时钟信号与经所述调相器处理后的输出时钟的相位，得到表示两者相位差的信号；所述调相器的第一输入端用于获取本地时钟，所述调相器的第二输入端与所述鉴相器的输出端相连，所述调相器用于根据所述鉴相器的输出信号调整所述本地时钟的相位，得到与所述总线上传输的时钟信号对齐的输出时钟；当需要所述输出时钟与所述输入时钟对齐时，将所述输入时钟通过所述总线传输至所述鉴相器；通过所述鉴相器比较所述输入时钟与所述调相器处理后的输出时钟的相位，得到表示两者相位差的信号；由所述调相器根据所述鉴相器的输出信号...

【专利技术属性】
技术研发人员：皮德义，郑慧，周安恺，
申请(专利权)人：新港海岸北京科技有限公司，
类型：发明
国别省市：