分解的处理器封装可被配置成用于接纳可互换小芯片。可互换性通过指定用于小芯片的标准物理互连来启用，该标准物理互连可使小芯片能够与结构或桥接器互连对接。来自不同IP设计方的小芯片可符合使此类小芯片在组装期间能够是可互换的共同互连。小芯片上的结构和桥接器互连随后可被配置成用于与小芯片的板上逻辑的实际互连布局进行确认。此外，来自小芯片的数据可使用封装跨小芯片间结构而被传送，使得被传递的实际数据对结构不透明，进一步启用各个小芯片的可互换性。利用此类可互换设计，更高或更低密度的存储器可被插入到存储器小芯片插槽中，而具有更高或更低核计数的计算或图形小芯片可被插入到逻辑小芯片插槽中。图形小芯片可被插入到逻辑小芯片插槽中。图形小芯片可被插入到逻辑小芯片插槽中。
【技术实现步骤摘要】
【国外来华专利技术】基于小芯片配置启用产品SKU
相关申请
[0001]本申请要求2019年3月15日提交的美国申请第16/355,303号的权益，该美国申请的完整内容由此通过引用结合在本文中。
[0002]实施例总体上关于通用图形处理单元和并行处理单元的设计和制造。
技术介绍
[0003]当前的并行图形数据处理包括被开发成对图形数据执行特定操作的系统和方法，这些特定操作诸如例如，线性内插、曲面细分、栅格化、纹理映射、深度测试等。传统上，图形处理器使用固定功能计算单元来处理图形数据；然而，最近已使图形处理器的多个部分变得可编程，从而使得此类处理器能够支持更宽泛种类的操作以处理顶点数据和片段数据。
[0004]为了进一步提升性能，图形处理器典型地实现诸如流水线化的处理技术，这些处理技术尝试贯穿图形流水线的不同部分并行地处理尽可能多的图形数据。具有单指令多线程(SIMT)架构的并行图形处理器被设计成使图形流水线中的并行处理的量最大化。在SIMT架构中，成组的并行线程尝试尽可能频繁地一起同步地执行程序指令以增加处理效率。可在Shane Cook的“CUDA编程”第3章第37
‑
51页(2013年)中找到用于SIMT架构的软件和硬件的总体概述。
附图说明
[0005]因此，为了可详细地理解上文陈述的当前实施例的特征的方式，可参照实施例进行对上文简要概述的实施例的更特定的描述，在所附附图中图示实施例中的一些，并且在附图中：
[0006]图1是图示配置成用于实现本文中描述的实施例的一个或多个方面的计算机系统的框图；
[0007]图2A
‑
图2D图示根据实施例的并行处理器组件；
[0008]图3A
‑
图3C是根据实施例的图形多处理器和基于多处理的GPU的框图；
[0009]图4A
‑
图4F图示在其中多个GPU通信地耦合至多个多核处理器的示例性架构；
[0010]图5图示根据实施例的图形处理流水线；
[0011]图6图示根据实施例的机器学习软件栈；
[0012]图7图示根据实施例的通用图形处理单元；
[0013]图8图示根据实施例的多GPU计算系统；
[0014]图9A至图9B图示示例性深度神经网络的层；
[0015]图10图示示例性循环神经网络；
[0016]图11图示深度神经网络的训练和部署；
[0017]图12是图示分布式学习的框图；
[0018]图13图示适于使用经训练的模型执行推断的示例性推断芯片上系统(SOC)；
[0019]图14是根据实施例的处理系统的框图；
[0020]图15是根据实施例的处理器的框图；
[0021]图16是根据实施例的图形处理器的框图；
[0022]图17是根据一些实施例的图形处理器的图形处理引擎的框图；
[0023]图18是根据本文中描述的一些实施例的图形处理器核的硬件逻辑的框图；
[0024]图19A
‑
图19B图示根据本文中描述的实施例的线程执行逻辑，该线程执行逻辑包括在图形处理器核中采用的处理元件的阵列；
[0025]图20是图示根据一些实施例的图形处理器指令格式的框图；
[0026]图21是根据另一实施例的图形处理器的框图；
[0027]图22A
‑
图22B图示根据一些实施例的图形处理器命令格式和命令序列；
[0028]图23图示根据一些实施例的用于数据处理系统的示例性图形软件架构；
[0029]图24A是图示根据实施例的IP核开发系统的框图；
[0030]图24B图示根据本文中描述的一些实施例的集成电路封装组件的截面侧视图；
[0031]图25是图示根据实施例的示例性芯片上系统集成电路的框图；
[0032]图26A
‑
图26B是图示根据本文中所描述的实施例的用于在SoC内使用的示例性图形处理器的框图；
[0033]图27示出根据实施例的并行计算系统；
[0034]图28A
‑
图28B图示根据本文中描述的实施例的分解的并行处理器的混合逻辑/物理视图；
[0035]图30图示根据实施例的用于互连结构的消息传输系统；
[0036]图31图示消息或信号跨互连结构的多个物理链路在功能单元之间的传输；
[0037]图32图示用于多个功能单元的消息或信号跨互连结构的单个物理链路的传输；
[0038]图33图示配置用于分解的并行处理器内的功能单元的结构连接的方法；
[0039]图34图示跨分解的并行处理器内的互连结构中继消息和/或信号的方法；
[0040]图35图示逐工作负载地对小芯片进行功率门控的方法；
[0041]图36图示包括可互换小芯片的并行处理器组件；
[0042]图37图示根据实施例的可互换小芯片系统；
[0043]图38是根据实施例的通过虚拟信道承载的多个通信量类别的图示；
[0044]图39图示根据实施例的在用于可互换小芯片的插槽之间进行的不可知数据传输的方法；
[0045]图40图示根据实施例的用于可互换小芯片的模块化架构；
[0046]图41图示用于在启用小芯片测试、验证和集成中使用的标准化底板接口的使用；
[0047]图42图示使用单独拣选的小芯片来创建各种产品等级；以及
[0048]图43图示基于小芯片配置来启用不同产品等级的方法。
具体实施方式
[0049]在一些实施例中，图形处理单元(GPU)通信地耦合至主机/处理器核以加速图形操作、机器学习操作、模式分析操作、以及各种通用GPU(GPGPU)功能。GPU可通过总线或另一互
连(例如，诸如PCIe或NVLink之类的高速互连)通信地耦合至主机处理器/核。在其他实施例中，GPU可与核集成在同一封装或芯片上，并且通过内部处理器总线/互连(即，在封装或芯片内部)通信地耦合至核。无论GPU采取何种方式被连接，处理器核都可将工作以工作描述符中所包含的命令/指令序列的形式分配给GPU。GPU随后使用专用电路/逻辑来高效地处理这些命令/指令。
[0050]在以下描述中，陈述了众多特定细节以提供更透彻理解。然而，对于本领域的技术人员将显而易见的是，可以在没有这些特定细节中的一个或多个细节的情况下实践本文中描述的实施例。在其他实例中，未描述公知的特征以免混淆当前实施例的细节。系统概览
[0051]图1是图示出被配置成用于实现本文中所描述的示例性实施例的一个或多个方面的计算系统100的框图。计算系统100包括具有一个或多个处理器102和系统存储器104的处理子系统101。这一个或多个处理器102与系统存储器104经由可包括存储器中枢105的互连路径进行通信。存储器中枢105可以是芯片组组件内的单独组件或者可被集成在一个或多个处理器10本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种通用图形处理器，包括：基础管芯，包括互连结构；以及一个或多个小芯片，经由互连组织与所述基础管芯和所述互连结构耦合，所述互连组织用于启用所述一个或多个小芯片与所述互连结构之间的电通信，其中，所述一个或多个小芯片在所述通用图形处理器的组装期间是可互换的，并且所述一个或多个小芯片包括一个或多个不同且至少部分地被封装的集成电路。2.如权利要求1所述的通用图形处理器，其中，所述一个或多个小芯片包括存储器小芯片，所述存储器小芯片包括与存储器设备相关联的存储器单元，所述存储器小芯片耦合至第一存储器小芯片插槽。3.如权利要求2所述的通用图形处理器，其中，所述一个或多个小芯片包括第一逻辑小芯片和第二逻辑小芯片。4.如权利要求3所述的通用图形处理器，其中，所述第一逻辑小芯片经由第一互连组织与所述基础管芯耦合并连接到所述互连结构，所述第一互连组织结合到第一逻辑小芯片插槽。5.如权利要求4所述的通用图形处理器，其中，所述第二逻辑小芯片经由第二互连组织与所述基础管芯耦合并连接到所述互连结构，所述第二互连组织结合到第二逻辑小芯片插槽。6.如权利要求5所述的通用图形处理器，其中，所述第一逻辑小芯片插槽配置成用于接纳所述第一逻辑小芯片或第三逻辑小芯片，其中，所述第一逻辑小芯片包括配置成用于执行通用图形处理操作的功能单元，并且所述第三逻辑小芯片包括配置成用于执行矩阵加速操作的功能单元。7.如权利要求6所述的通用图形处理器，其中，所述第二逻辑小芯片插槽配置成用于接纳所述第二逻辑小芯片或第四逻辑小芯片，其中，所述第二逻辑小芯片包括配置成用于执行编码或解码操作的功能单元，并且所述第四逻辑小芯片包括网络处理器和物理网络接口。8.如权利要求7所述的通用图形处理器，其中，每个小芯片被独立地功率门控。9.如权利要求8所述的通用图形处理器，其中，逻辑小芯片包括第一层和第二层，所述第一层包括功能单元，所述第二层包括结构互连节点。10.如权利要求9所述的通用图形处理器，其中存储器小芯片包括第一层和第二层，所述第一层包括存储器单元的区块，所述第二层包括I/O电路，所述I/O电路与所述存储器小芯片与逻辑小芯片之间的互连桥接器相关联。11.如权利要求1
‑
10中的任一项所述的通用图形处理器，其中，所述基础管芯是第一基础管芯，并且所述第一基础管芯经由互连桥接器与第二基础管芯耦合。12.一种方法，包括：在通用图形处理器上执行以下步骤，所述通用图形处理器包括基础管芯，所...
【专利技术属性】
技术研发人员：A，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。