偏置电流发生电路制造技术

偏置电流发生电路包括电流路径和泄漏控制电路。电流路径连接在供电电压和接地电平之间。电流路径包括晶体管和电阻。晶体管具有连接在电流路径中的电流通道。电阻具有连接在电流路径中的上端和下端，以及使电阻的反向泄漏电流流过的阱接触。泄漏控制电路连接到供电电压。泄漏控制电路包括驱动晶体管，以向电阻的阱接触提供驱动电压，和使电阻的反向泄漏电流流入泄漏控制电路。流入泄漏控制电路。流入泄漏控制电路。

【技术实现步骤摘要】
偏置电流发生电路


[0001]本专利技术涉及一种用于产生偏置电流的电路。具体地，本专利技术涉及一种具有减小的泄漏的偏置电流发生电路。

技术介绍

[0002]各种电路使用偏置电流发生电路，来从偏置电流发生电路接收偏置电流，用于调节它们所提供的信号的参数。例如，产生时钟信号的电流控制振荡器(Current Controlled Oscillator，CCO)基于偏置电流发生电路提供的偏置电流而调节时钟信号的频率。
[0003]图1是偏置电流发生电路的电路图。偏置电流发生电路包括第一电流路径102和第二电流路径104。第一电流路径102和第二电流路径104并联连接在供电电压V
DD
和接地电平之间。第一电流路径102包括串联连接的第一晶体管106、第二晶体管108以及第三晶体管110。第二电流路径104包括串联连接的第四晶体管112、第五晶体管114、扩散电阻116、以及多晶电阻118。于此，多晶电阻是集成非有源器件，其形成为集成电路的一部分，通常包括多晶硅材料的薄膜或条带，在两个接触点的端头之间具有经定义的电阻。类似地，于此，扩散电阻是集成非有源器件，其形成为集成电路的一部分，通常包括材料薄膜或条带，在两个接触点的端头之间具有经定义的电阻，将结合图2所示进一步详细描述。此种集成非有源器件与既有分立电阻的区别在于其具有“阱接触”。与既有分立电阻不同的是，集成电阻可以在其两个端头的一个上、或其他点上、或甚至分散的区域上连接到集成电路中既存的一个电压电平上。具体地，第一晶体管106、第二晶体管108、第三晶体管110各具有在两个主端之间的电流通道、以及控制端。第一晶体管106、第二晶体管108、第三晶体管110的电流通道串联连接于第一电流路径102中。类似地，第四晶体管112、第五晶体管114各具有在两个主端之间的电流通道、以及控制端。第四晶体管112和第五晶体管114的电流通道、扩散电阻116、以及多晶电阻118串联连接在第二电流路径104中。第一晶体管106和第四晶体管112的控制端连接在一起，第二晶体管108和第五晶体管114的控制端连接在一起。镜像晶体管120连接为第四晶体管112的镜像，以提供镜像于流经第四晶体管112的电流通道的电流的镜像电流，作为偏置电流发生电路100的偏置电流。
[0004]扩散电阻116具有连接在第二电流路径104中两个电流端、和连接到供电电压V
DD
的阱接触。类似地，多晶电阻118具有连接在第二电流路径104中的两个电流端、以及连接到供电电压V
DD
的阱接触。图2示出了更具体的在制造工艺中的扩散电阻116和多晶电阻118的示例的结构图。扩散电阻116和多晶电阻118均制造在衬底202上，根据本示例，衬底202是P型掺杂的衬底。扩散电阻116布置在衬底202上的第一N阱204中，多晶电阻118布置在衬底202上的第二N阱206上。
[0005]在第一N阱204中，形成扩散区208以提供扩散电阻116。扩散区208具有高于P型衬底202的掺杂浓度，因而可称为P+掺杂区208。扩散区208在其横向端头处提供扩散电阻116的电流端。具有高于第一N阱204的掺杂浓度的N型掺杂区210形成于扩散区208旁。N+掺杂区210提供扩散电阻116的阱接触。置于第二N阱206之上的多晶硅层212在其横向端头处提供
多晶电阻118的电流端。具有高于第二N阱206的掺杂浓度的N型掺杂区214形成在第二N阱206的边缘部分。N+掺杂区214提供多晶电阻118的阱接触。
[0006]如图2所示的，在P+扩散区208和第一N阱204的界面形成第一结二极管D1，在P型衬底202和第一N阱204的界面形成第二结二极管D2。对于第一结二极管D1，其等效阳极位于P+扩散区208中，等效阴极位于第一N阱204中。对于第二结二极管D2，其等效阳极位于P型衬底202中，等效阴极位于第一N阱204中。然而，在工作时，由于扩散电阻116的阱接触、即N+掺杂区210耦接到供电电压V
DD
，第一和第二结二极管D1、D2的等效阴极被置于高电压电平，导致第一和第二结二极管D1、D2被反向偏置。如所知的，此等反向偏置的二极管，特别地在高温条件下时，具有显著的高泄漏电流I
leak1
和I
leak2
。由于作为扩散电阻116的扩散区208被耦接在第二电流路径104中，第一结二极管D1的反向泄漏电流I
leak1
、即流入扩散区208的电流也流入第二电流路径104中，从而改变流经第四晶体管112的电流通道的电流。故此，镜像于第四晶体管112的电流的偏置电流发生电路100的偏置电流将偏离其所需的值，降低偏置电流发生电路100的精度，尤其是在超低功率应用中时。
[0007]图3示出了另一连接的扩散电阻116的剖面示意图。在图3中，N+掺杂区210连接到第二电流路径104中，连接到扩散电阻116的上端。扩散电阻116的阱接触从而不连接到供电电压V
DD
，第一结二极管D1和第二结二极管D2的反向泄漏电流均得以降低。然而，N+掺杂区210与P+扩散区208的横向左侧端头相连接，从而扩散电阻116的阱接触连接到第二电流路径104。故此，流经扩散电阻116的阱接触的第一结二极管D1和第二结二极管D2的反向泄漏电流均会影响第二电流路径104，使第四晶体管112的电流通道的电流产生偏离，进一步地使偏置电流发生电路100产生的偏置电流产生偏差。因此，仍然需要将反向泄漏电流与第二电流路径104分离开来。

技术实现思路

[0008]本
技术实现思路
被提供以介绍以下具体实施方式部分详述的概念中经选择的简化部分。本
技术实现思路
并不意欲确定权利要求中内容的关键或必要特征，亦不意欲使其限制权利要求的范围。
[0009]根据一种实施方式，一种偏置电流发生电路包括：
[0010]在供电电压端和接地电平之间的第一电流路径，包括第一晶体管、第二晶体管和第三晶体管的各主端的串联连接；
[0011]在供电电压端和接地电平之间的第二电流路径，包括第四晶体管和第五晶体管的各主端、以及扩散电阻的串联连接；
[0012]其中扩散电阻具有连接到第五晶体管的上端、连接到第二电流路径中的下端、以及阱接触，扩散电阻具有响应于阱接触上的电压高于上端上的电压的反向泄漏电路；
[0013]泄漏控制电路，包括串联连接的第六晶体管和第七晶体管；其中第六晶体管连接到供电电压，第七晶体管具有连接到扩散电阻的阱接触的源极，来：
[0014]向第二电流路径的扩散电阻的阱接触施加驱动电压；以及
[0015]使扩散电阻的反向泄漏电流通过扩散电阻的阱接触而流入泄漏控制电路。
[0016]在一个或多个实施方式中，扩散电阻布置在P型衬底上的N阱中，以及包括：
[0017]N阱中的P型扩散区，以提供扩散电阻的上端和下端；以及
[0018]扩散区旁的N+掺杂区，以提供阱接触来接收驱动电压；
[0019]其中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种偏置电流发生电路，其特征在于，包括：在供电电压端和接地电平之间的第一电流路径，包括第一晶体管、第二晶体管和第三晶体管的各主端的串联连接；在供电电压端和接地电平之间的第二电流路径，包括第四晶体管和第五晶体管的各主端、以及扩散电阻的串联连接；其中扩散电阻具有连接到第五晶体管的上端、连接到第二电流路径中的下端、以及阱接触，扩散电阻具有响应于阱接触上的电压高于上端上的电压的反向泄漏电流；泄漏控制电路，包括串联连接的第六晶体管和第七晶体管；其中第六晶体管连接到供电电压，第七晶体管具有连接到扩散电阻的阱接触的源极，来：向第二电流路径的扩散电阻的阱接触施加驱动电压；以及使扩散电阻的反向泄漏电流通过扩散电阻的阱接触而流入泄漏控制电路。2.根据权利要求1所述的偏置电流发生电路，其特征在于，扩散电阻布置在P型衬底上的N阱中，以及包括：N阱中的P型扩散区，以提供扩散电阻的上端和下端；以及扩散区旁的N+掺杂区，以提供阱接触来接收驱动电压；其中扩散电阻的反向泄漏电流流经P型扩散区和N阱的界面处的PN结。3.根据权利要求1所述的偏置电流发生电路，其特征在于：泄漏控制电路的第七晶体管是NMOS晶体管，具有连接到第六晶体管的漏极、以及连接到第二电流路径的扩散电阻的上端的栅极。4.根据权利要求3所述的偏置电流发生电路，其特征在于：第七晶体管是本征NMOS晶体管，具有负的栅-源电压，以使提供在第七晶体管的源极的驱动电压高于扩散电阻的上端的电压。5.根据权利要求1所述的偏置电流发生电路，其特征在于：第二电流路径的第五晶体管是NMOS晶体管，具有连接到第四晶体管的漏极、连接到扩散电阻的...

【专利技术属性】
技术研发人员：付佳伟，吴建舟，金杰，莫易昆，斯特凡诺，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：