驱动保护电路制造技术

本申请公开一种驱动保护电路，该驱动保护电路包括电连接的至少两个驱动保护模块，每个所述驱动保护模块包括驱动模块、下拉电阻、反相电路、第一开关管和第二开关管，所述驱动模块的第一输出端与所述第二开关管的第一端连接，所述驱动模块的第一输出端通过所述反相电路与所述第一开关管的第一端连接，所述驱动模块的第二输出端与所述第一开关管的第三端连接，所述第一开关管的第二端与所述第二开关管的第一端连接，所述下拉电阻与所述第一开关管并联，所述第二开关管的第二端与相邻的前一个驱动保护模块中的第二开关管的第三端连接。本申请的驱动保护电路可有效抑制振铃、EMI、EMC，避免出现驱动串扰及开关管误开启引起炸管。避免出现驱动串扰及开关管误开启引起炸管。避免出现驱动串扰及开关管误开启引起炸管。

【技术实现步骤摘要】
驱动保护电路


[0001]本申请涉及电力电子
，具体涉及一种驱动保护电路。

技术介绍

[0002]对于LLC电路(即谐振电路)的Demo(demonstration，原型或演示版)，调试时易出现炸管。具体地，驱动电路中的外挂大阻值下拉电阻对LC谐振有衰减作用，且能降低电磁干扰(Electromagnetic Interference，EMI)、电磁兼容性(Electromagnetic Compatibility，EMC)；但是下拉电阻大，驱动受电压的变化率(dv/dt)影响较大，会在驱动电路中产生一定程度的驱动串扰。尤其是驱动电路中采用阈值电压较小的场效应管(Field
‑
Effect Transistor,FET)时，容易出现场效应管误开启，从而引起炸管。

技术实现思路

[0003]鉴于此，本申请提供一种驱动保护电路，以改善现有的驱动电路中的下拉电阻的大小不易进行平衡控制及存在的驱动串扰、阈值电压小于传统硅MOS管的FET误开启引起炸管等问题。
[0004]本申请提供了一种驱动保护电路，该驱动保护电路包括电连接的至少两个驱动保护模块，每个所述驱动保护模块包括驱动模块、下拉电阻、反相电路、第一开关管和第二开关管，所述驱动模块的第一输出端与所述第二开关管的第一端连接，所述驱动模块的第一输出端通过所述反相电路与所述第一开关管的第一端连接，所述驱动模块的第二输出端与所述第一开关管的第三端连接，所述第一开关管的第二端与所述第二开关管的第一端连接，所述下拉电阻与所述第一开关管并联，所述第二开关管的第二端与相邻的前一个驱动保护模块中的第二开关管的第三端连接。
[0005]其中，所述反相电路包括反相器，所述反相器的输入端与所述驱动模块的第一输出端连接，所述反相器的输出端与所述第一开关管的第一端连接。
[0006]其中，所述第一开关管包括第一MOS管，所述第一开关管的第一端为所述第一MOS管的栅极，所述第一开关管的第二端为所述第一MOS管的漏极，所述第一开关管的第三端为所述第一MOS管的源极。
[0007]其中，所述第二开关管包括第二MOS管，所述第二开关管的第一端为所述第二MOS管的栅极，所述第二开关管的第二端为所述第二MOS管的漏极，所述第二开关管的第三端为所述第二MOS管的源极。
[0008]其中，所述第二MOS管为氮化镓(GaN)高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)、N型硅MOS管或碳化硅(SiC)MOS管。
[0009]其中，所述驱动模块包括驱动芯片。
[0010]其中，所述驱动保护模块还包括上拉电阻，所述驱动模块的第一输出端通过所述上拉电阻与所述第二开关管的第一端连接。
[0011]其中，所述下拉电阻并联在所述第一开关管的第二端与第三端之间。
[0012]其中，所述驱动保护模块还包括串联电阻，所述串联电阻设置在所述反相电路与所述第一开关管之间。
[0013]其中，所述串联电阻的一端与所述反相电路的输出端连接，所述串联电阻的另一端与所述第一开关管的第一端连接。
[0014]本申请的上述驱动保护电路，通过在电连接的每个驱动保护模块中设置反相电路和第一开关管，使驱动模块的第一输出端通过反相电路与第一开关管的第一端连接，第一开关管的第二端与第二开关管的第一端连接。如此，当第一开关管关断时，其所在的驱动保护模块能够保留原有的下拉电阻，从而使得驱动保护电路能够有效抑制振铃、EMI及EMC；当第一开关管导通时，第一开关管通过旁路下拉电阻能够强拉低第二开关管的第一端的电压，使其小于阈值电压，从而避免驱动保护电路出现驱动串扰及第二开关管误开启引起炸管。因此，本申请的驱动保护电路可有效抑制振铃、EMI、EMC，避免出现驱动串扰及开关管误开启引起炸管。
附图说明
[0015]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0016]图1是现有技术中的一种驱动电路的电路结构示意图；
[0017]图2是现有技术中的另一种驱动电路的电路结构示意图；
[0018]图3是本申请实施例提供的一种驱动保护电路的电路结构示意图；
[0019]图4是本申请实施例提供的另一种驱动保护电路的电路结构示意图。
具体实施方式
[0020]下面结合附图，对本申请实施例中的技术方案进行清楚描述，在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
[0021]在现有的驱动电路中，虽然外挂大阻值下拉电阻对LC谐振有衰减作用，且能降低EMI、EMC，但是下拉电阻大，驱动受电压的变化率(dv/dt)影响较大，会在驱动电路中产生一定程度的驱动串扰，甚至会引起驱动电路中的FET误开启引起炸管。
[0022]具体地，如图1所示，是现有技术中的一种驱动电路的电路结构示意图，该驱动电路包括电连接的m个第一驱动模块A1、A2、
……
、Am，m为大于或等于2的整数；例如，m＝3或4等。如图2所示，是m＝2时的驱动电路的电路结构示意图，在电路中，第二开关管Q12、Q22交替开通。当第二开关管Q12关断时，下拉电阻R12阻值过小，关断时会产生较大的振铃，因此，下拉电阻R12阻值不能太小。经过死区时间，第二开关管Q22导通瞬间，因为第二开关管Q12保持关断，高压会直接加在第二开关管Q12上的第二端(如漏极)上，在第一端(如栅极)出现驱动串扰。原因是此时第二开关管Q12的寄生电容C
ds1
(漏源电容)的dv/dt值较大，寄生电容C
gd1
(米勒电容)的电流会返回到第二开关管Q12的第一端(如栅极)，流经下拉电阻R12将第一端(如栅极)的电压抬高到若U
g
高于第二开关管Q12的阈值电压
(Vth)，导致第二开关管Q12误开启，会引起第二开关管Q12和Q22直通，即炸管；此时若下拉电阻R12小，受dv/dt影响小，第一端(如栅极)的电压也会小，可避免炸管。
[0023]传统的硅MOS管由于Vth比较高，在3V左右，误开启情况较少，但是对于Vth较小的开关管(例如GaN HEMT的Vth只有1V左右)却是致命的，因此，对于Vth较小的开关管，第二开关管Q22导通瞬间，第二开关管Q12的下拉电阻R12越小越好。可见，仅通过平衡设置下拉电阻R12的阻值，驱动电路不能实现在降低振铃、EMI、EMC的同时，避免出现驱动串扰和第二开关管Q12误开启引起炸管。
[0024]为了解决相关技术中存在的问题，本申请实施例提供一种驱动保护电路。该驱动保护电路可以包括电连接的至少两个驱动保护模块，请参阅图3，图3是本申请实施例提供的一种驱动保护电路的电路结构示意图。图3中以m个驱动保护模块B1、B2、...

【技术保护点】

【技术特征摘要】
1.一种驱动保护电路，其特征在于，包括电连接的至少两个驱动保护模块，每个所述驱动保护模块包括驱动模块、下拉电阻、反相电路、第一开关管和第二开关管，所述驱动模块的第一输出端与所述第二开关管的第一端连接，所述驱动模块的第一输出端通过所述反相电路与所述第一开关管的第一端连接，所述驱动模块的第二输出端与所述第一开关管的第三端连接，所述第一开关管的第二端与所述第二开关管的第一端连接，所述下拉电阻与所述第一开关管并联，所述第二开关管的第二端与相邻的前一个驱动保护模块中的第二开关管的第三端连接。2.根据权利要求1所述的驱动保护电路，其特征在于，所述反相电路包括反相器，所述反相器的输入端与所述驱动模块的第一输出端连接，所述反相器的输出端与所述第一开关管的第一端连接。3.根据权利要求1所述的驱动保护电路，其特征在于，所述第一开关管包括第一MOS管，所述第一开关管的第一端为所述第一MOS管的栅极，所述第一开关管的第二端为所述第一MOS管的漏极，所述第一开关管的第三端为所述第一MOS管的源极。4.根据权利要求1所述的驱动保护电路，其特征在...

【专利技术属性】
技术研发人员：李鑫，葛征良，罗鹏，
申请(专利权)人：成都氮矽科技有限公司，
类型：发明
国别省市：