一种输出端无过冲电压的线性稳压器电路制造技术

本发明专利技术公开了一种输出端无过冲电压的线性稳压器电路，具体为运算放大器OP3的正输入端与基准电压VREF1相连，输出端与晶体管PMOS5的G端相连；晶体管PMOS5的S端连接电源电压VDD；晶体管PMOS5的D端连接电阻R6；电阻R6连接电阻R7后，R7接地；所述运算放大器OP3的负输入端连接至电阻R6与电阻R7的连接线上；晶体管PMOS5的D端与比较器OP4的正输入端相连；比较器OP4的负输入端输入基准电压VREF2，比较器OP4的输出端与晶体管NMOS8的G端相连；晶体管NMOS8的D端与晶体管PMOS5的D端相连至输出电压Vout；晶体管NMOS8的S端接地。本发明专利技术是在典型线性稳压器基础上新增一个比较器OP4和一个泄流MOS管NMOS8，即可在不改变线性稳压器瞬态特性前提下，可以有效降低线性稳压器电路输出端的过冲电压。端的过冲电压。端的过冲电压。

【技术实现步骤摘要】
一种输出端无过冲电压的线性稳压器电路


[0001]本专利技术涉及集成电路
，具体涉及一种输出端无过冲电压的线性稳压器电路。

技术介绍

[0002]线性稳压器电路广泛地应用在各种芯片设计以及电子系统设计中，它具有较低的漏失电压（输入和输出的压差）。在理想的情况下，线性稳压器电路能够输出可调节或固定的输出电压，该输出电压不随时间和温度变化，并且不受线路和负载变化的影响。
[0003]传统的线性稳压器电路如附图1所示，由运算放大器OP、输出驱动管PMOS、以及反馈电阻R1和R2组成。该线性稳压器电路采用PMOS管作为输出驱动管，可以支持低压差应用，但快上电或输出端负载突变时输出电压会有过冲，即当电源快速上电（即以纳秒级快速上电到所需工作电压VCC）时，电路内部器件工作点建立的过程中，使输出驱动PMOS管的栅极电压从低电平开始充电，输出驱动PMOS管会产生巨大的瞬时导通电流，把LDO的输出端充到较高的电压，从而产生过冲现象。较高的过冲电压会给线性稳压器后级电路造成不可恢复的电应力损伤。现有技术大多数基于调整运算放大器OP的内部设计来降低线性稳压器输出端的过冲电压，这些技术在降低线性稳压器输出端过冲电压的同时，也降低了线性稳压器的瞬态响应速度。
[0004]因此需要一个新的稳压器电路，能够在不改变线性稳压器瞬态特性的前提下，通过对线性稳压器输出端快速泄电的技术，可以有效降低线性稳压器输出端的过冲电压；从而保护其后级电路免受过电损伤。

技术实现思路

[0005]1.所要解决的技术问题：针对上述技术问题，本专利技术提供一种输出端无过冲电压的线性稳压器电路，本专利技术在典型线性稳压器电路基础上，增加一个比较器OP4和一个泄流MOS管NMOS8；比较器OP4用于将线性稳压器输出端电压VOUT和基准电压VREF2进行比较，并根据比较结果输出一个控制NMOS8栅极的电压，由此控制NMOS8对输出端VOUT的泄电电流大小，以降低输出端VOUT的过冲电压。
[0006]2.技术方案：一种输出端无过冲电压的线性稳压器电路，其特征在于：包括运算放大器OP3、晶体管PMOS5、电阻R6、电阻R7、比较器OP4、晶体管PMOS5；所述运算放大器OP3的正输入端与基准电压VREF1相连；运算放大器OP3的输出端与晶体管PMOS5的G端相连；晶体管PMOS5的S端连接电源电压VDD；晶体管PMOS5的D端连接电阻R6；电阻R6连接电阻R7后，R7接地；所述运算放大器OP3的负输入端连接至电阻R6与电阻R7的连接线上；晶体管PMOS5的D端与比较器OP4的正输入端相连；比较器OP4的负输入端输入基准电压VREF2，比较器OP4的输出端与晶体管NMOS8的G端相连；晶体管NMOS8的D端与 晶体管PMOS5的D端相连至输出电压Vout；晶体管
NMOS8的S端接地。
[0007]进一步地，所述基准电压VREF2预设为在线性稳压器理论输出电压值VOUT0加上0.1V至0.3V之间的任意数值电压。
[0008]进一步地，所述比较器OP4由线性稳压器输出端VOUT提供供电电源，基准电压VREF2与比较器OP4的负相输入端相连。
[0009]进一步地，所述晶体管NMOS8为集成N型金属氧化物半导体场效应晶体管MOS
‑
FET，其阈值电压介于0.5V至2.5V之间的任意数值电压。
[0010]3.有益效果：本专利技术提供的线性稳压器电路，是在典型线性稳压器基础上新增一个比较器OP4和一个泄流MOS管NMOS8，即可在不改变线性稳压器瞬态特性前提下，可以有效降低线性稳压器电路输出端的过冲电压。
附图说明
[0011]图1为现有技术的线性稳压器电路的电路图；图2为本专利技术提供的线性稳压器电路电路图。
具体实施方式
[0012]下面结合附图对本专利技术进行具体的说明。
[0013]如附图2所示，一种输出端无过冲电压的线性稳压器电路，其特征在于：包括运算放大器OP3、晶体管PMOS5、电阻R6、电阻R7、比较器OP4、晶体管PMOS5；所述运算放大器OP3的正输入端与基准电压VREF1相连；运算放大器OP3的输出端与晶体管PMOS5的G端相连；晶体管PMOS5的S端连接电源电压VDD；晶体管PMOS5的D端连接电阻R6；电阻R6连接电阻R7后，R7接地；所述运算放大器OP3的负输入端连接至电阻R6与电阻R7的连接线上；晶体管PMOS5的D端与比较器OP4的正输入端相连；比较器OP4的负输入端输入基准电压VREF2，比较器OP4的输出端与晶体管NMOS8的G端相连；晶体管NMOS8的D端与 晶体管PMOS5的D端相连至输出电压Vout；晶体管NMOS8的S端接地。
[0014]进一步地，所述基准电压VREF2预设为在线性稳压器理论输出电压值VOUT0加上0.1V至0.3V之间的任意数值电压。
[0015]进一步地，所述比较器OP4由线性稳压器输出端VOUT提供供电电源，基准电压VREF2与比较器OP4的负相输入端相连。
[0016]进一步地，所述晶体管NMOS8为集成N型金属氧化物半导体场效应晶体管MOS
‑
FET，其阈值电压介于0.5V至2.5V之间的任意数值电压。
[0017]下面对本专利实现原理进行分析：现有技术中的线性稳压器的输出端电压VOUT与基准电压VREF1之间的关系，可由运算放大器OP3两个输入端“虚短”的原理，即运算放大器正相输入端的电压等于负相输入端的电压，即为：根据输出端电压采样原理，得出：
联立上述两式，可得出：上式便是线性稳压器电路输出电压与输入基准电压之间的理论V
OUT0
计算公式。
[0018]本方案中，将基准电压VREF2电压设置在线性稳压器理论输出电压值VOUT0+0.1V。根据比较器OP4的工作原理，OP4的输出电压Vop4可由下式表示。
[0019]上式中Av_op4是比较器OP4的放大倍数。当线性调整器的输出端电压Vout比其理论电压Vout0高出0.1V后，Vop4的电压就由上述表达式计算得出。
[0020]因Vop4电压控制NMOs8管对线性调制器输出端的泄电电流Ids8的大小，其值由下述表达式确定：联合前述分析，可得知线性稳压器输出端过冲电压泄电电流Ids8的最终表达式为：由上式可知，若线性稳压器输出端过冲电压越大，NMOS8管对输出端的泄电电流也就越大，两者之间呈现平方律的关系。
[0021]本专利技术提供的一种输出端无过冲电压的线性稳压器电路中，运输放大器OP4和NMOS8组成的快速降低输出端过冲电压电路，能非常迅速的控制线性稳压器的泄电电流，从而能较好的控制线性稳压器输出端的电压，这一技术对快速响应线性稳压器的设计具有较好的参考意义。
[0022]虽然本专利技术已以较佳实施例公开如上，但它们并不是用来限定本专利技术的，任何熟习此技艺者，在不脱离本专利技术之精神和范围内，自当可作各种变化或润饰，因此本专利技术的保护范围应当以本申请的权利要求保护范本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.种输出端无过冲电压的线性稳压器电路，其特征在于：包括运算放大器OP3、晶体管PMOS5、电阻R6、电阻R7、比较器OP4、晶体管PMOS5；所述运算放大器OP3的正输入端与基准电压VREF1相连；运算放大器OP3的输出端与晶体管PMOS5的G端相连；晶体管PMOS5的S端连接电源电压VDD；晶体管PMOS5的D端连接电阻R6；电阻R6连接电阻R7后，R7接地；所述运算放大器OP3的负输入端连接至电阻R6与电阻R7的连接线上；晶体管PMOS5的D端与比较器OP4的正输入端相连；比较器OP4的负输入端输入基准电压VREF2，比较器OP4的输出端与晶体管NMOS8的G端相连；晶体管NMOS8的D端与 晶体管PMOS5的D端相连至输出电...

【专利技术属性】
技术研发人员：赵星，胡瑞芳，彭力，李禄，曹发兵，冯冰，
申请(专利权)人：江苏万邦微电子有限公司，
类型：发明
国别省市：