一种非易失布尔逻辑两位乘法器及运算方法技术

本发明专利技术涉及一种非易失布尔逻辑两位乘法器及运算方法，乘法器包括四个多阻态器件、选通器件和外围控制电路，多阻态器件的一端作为顶端电极输入端，另一端与选通器件的漏端相连，选通器件的栅端作为多阻态器件的字线，源端连接底端电极输入端；多阻态器件用于实现非易失布尔逻辑运算，并将运算结果直接以多阻态器件的阻值状态进行存储；选通器件用于选通四个多阻态器件中的任意一个实现逻辑运算；外围控制电路，用于向选通的多阻态器件施加操作信号以使得多阻态器件实现逻辑操作，并在进行下一步逻辑操作之前进行状态级联使得前一步的计算结果作为下一步的逻辑输入存储在所述多阻态器件中。本发明专利技术使用少量的器件快捷实现非易失乘法操作。易失乘法操作。易失乘法操作。

【技术实现步骤摘要】
一种非易失布尔逻辑两位乘法器及运算方法


[0001]本专利技术涉及非易失存储计算
，特别是涉及一种非易失布尔逻辑两位乘法器及运算方法。

技术介绍

[0002]目前通信、计算机和个人消费电子产品发展，数据量的爆发式增长使市场对存储器的需求量越来越大，推动了存储技术的发展与变革。因此，实现更高速度、更大容量、更高集成度、更强可靠性和更低功耗的存储器成为人们研究的热点。相变存储器是一种新型非易失存储器，在1968年由Stanford R.Ovshinsky发表了硫系化合物在电场作用下能够在高阻的非晶态和低阻的多晶态间可逆转变这一研究结果，以其卓越的特性受到学术领域和工业领域的高度重视。在人工智能时代，相变存储器在各种领域中都发挥了重要作用，如非易失性存储器、神经网络加速器、布尔逻辑计算等。
[0003]随着摩尔定律的不断发展，冯诺依曼架构计算与存储分离的架构阻碍了计算效率的进一步提高，为了解决存储墙与功耗的瓶颈，将计算与存储结合，利用新型非易失相变存储器实现存内计算中非易失布尔逻辑计算有着广阔的研究前景。现有的非易失逻辑计算主要分为两类本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失布尔逻辑两位乘法器，其特征在于，包括四个多阻态器件、选通器件和外围控制电路，所述多阻态器件的一端作为顶端电极输入端，另一端与所述选通器件的漏端相连，所述选通器件的栅端作为所述多阻态器件的字线，源端连接底端电极输入端；所述多阻态器件用于实现非易失布尔逻辑运算，并将运算结果直接以多阻态器件的阻值状态进行存储；所述选通器件用于选通四个多阻态器件中的任意一个实现逻辑运算；所述外围控制电路，用于向选通的多阻态器件施加操作信号，使所述操作信号与所述多阻态器件的阻值状态作为输入实现逻辑操作，并在进行下一步逻辑操作之前进行状态级联使得前一步的计算结果作为下一步的逻辑输入存储在所述多阻态器件中。2.根据权利要求1所述的非易失布尔逻辑两位乘法器，其特征在于，所述多阻态器件施加输入脉冲信号后，所述多阻态器件的阻值状态发生阈值翻转。3.根据权利要求2所述的非易失布尔逻辑两位乘法器，其特征在于，所述多阻态器件施加的输入脉冲信号为RESET输入脉冲时，所述多阻态器件转变为高阻态，计算结果对应二值逻辑“0”；所述多阻态器件施加的输入脉冲信号为SET输入脉冲时，所述多阻态器件转变为低阻态，计算结果对应二值逻辑“1”。4.根据权利要求1所述的非易失布尔逻辑两位乘法器，其特征在于，所述逻辑操作为初始化逻辑操作时，所述外围控制电路向四个多阻态器件输入RESET输入脉冲，使得四个多阻态器件均处于高阻态。5.根据权利要求1所述的非易失布尔逻辑两位乘法器，其特征在于，所述逻辑操作为与逻辑操作时，所述外围控制电路将被乘数转换为脉冲信号并施加至所述顶端电极输入端，乘数则以所述多阻态器件的阻值状态的形式存储在多阻态器件中，输出的结果以多阻态器件的阻值状态进行存储。6.根据权利要求1所述的非易失布尔逻辑两位乘法器，其特征在于，所述逻辑操作为异或逻辑操作时，所述外围控制电路将逻辑输入的二值信号施加至所述顶端电极输入端，读出所述多阻态器件的初始状态...

【专利技术属性】
技术研发人员：陈成，李喜，陈后鹏，解晨晨，徐思秋，梁龙飞，
申请(专利权)人：上海新氦类脑智能科技有限公司，
类型：发明
国别省市：