一种基于SDI的注入式图像算法测试装置制造方法及图纸

一种基于SDI的注入式图像算法测试装置，包括用于采用SDI数据采集方式采集场景仿真计算机的仿真视频图像信号并对仿真视频图像信号处理成多对串行信号的SDI数据采集处理模块、多用于对串行信号进行解码并将解码后的仿真视频图像信号处理成多路并行信号的FPGA模块和用于基于多路并行信号仿真模拟出跟踪算法适应的真实场景并通过跟踪算法在跟踪系统中进行不同场景的算法测试验证跟踪系统以及用于给各模块提供工作电压的电源模块，SDI数据采集处理模块、FPGA模块、信号编码与放大模块和跟踪系统依次电连接。本发明专利技术解决了跟踪算法应用于跟踪系统注入式仿真验证困难的问题，为跟踪算法注入式仿真的效果验证搭建了便捷、高效的系统与平台。高效的系统与平台。高效的系统与平台。

【技术实现步骤摘要】
一种基于SDI的注入式图像算法测试装置


[0001]本专利技术数字图像注入式仿真技术，具体涉及一种基于SDI的注入式图像算法测试装置。

技术介绍

[0002]跟踪系统作为导弹的“眼睛”，在目标打击中具有举足轻重的地位和重要的战略意义。跟踪系统能够从视频信号中提取出目标的位置信息和姿态信息，利用提取出的位置信息和姿态信息驱动伺服机构，完成跟踪系统空间视场位置的变换。跟踪系统的跟踪效果主要取决于跟踪算法的可靠性，为了检验跟踪算法的可靠性必然会涉及跟踪系统的仿真。
[0003]跟踪系统的仿真主要包括两种：辐射式仿真以及注入式仿真。后者通过场景仿真计算机实时计算产生跟踪系统的图像，直接输入到跟踪系统；前者通过场景模拟器等方法产生图像场景，跟踪系统直接探测接收外界图像信息。前者灵活性更高且经济高效，广泛应用于跟踪系统处理算法方面的试验验证。传统的图像注入方法是通过USB总线直接进行图像数据传输，但其传输带宽并不能满足高速高帧频的数字图像注入；同时电信号在进行通信时易受电磁环境干扰，在调试过程中也需十分谨慎，影响开发进度。另外，对于不同型号的产品来说，其通信协议往往不同，所以，单独针对当前的任务进行图像注入式仿真系统的设计既不经济又不高效。
[0004]因此，设计一个能够实现高速数字图像注入的、通用的仿真系统具有重要意义。

技术实现思路

[0005]鉴于现有技术中存在的技术缺陷和技术弊端，本专利技术实施例提供克服上述问题或者至少部分地解决上述问题的一种注入式图像算法测试装置，SDI图像数据采集方式是一种相对稳定、抗干扰性强，且传输速率快的图像采集方式，对于注入式仿真系统的图像采集具有较强的稳定性和可靠性，通过设计一种基于SDI的注入式图像算法测试方法及其系统，有效的解决了跟踪算法应用于跟踪系统注入式仿真验证困难的问题，为跟踪算法注入式仿真的效果验证搭建了便捷、高效的系统与平台。本专利技术的具体方案如下：
[0006]一种基于SDI的注入式图像算法测试装置，所述测试系统包括用于采用SDI数据采集方式采集场景仿真计算机的仿真视频图像信号并将所述仿真视频图像信号处理成多对串行信号的SDI数据采集处理模块、多用于对串行信号进行解码并将解码后的仿真视频图像信号处理成多路并行信号的FPGA模块和用于基于多路并行信号仿真模拟出跟踪算法适应的真实场景并通过跟踪算法在跟踪系统中进行不同场景的算法测试验证跟踪系统以及用于给各模块提供工作电压的电源模块，所述SDI数据采集处理模块、FPGA模块、信号编码与放大模块和跟踪系统依次电连接，所述电源模块分别与所述FPGA模块和跟踪系统电连接。
[0007]进一步地，所述电源模块包括降压电路，所述电源模块提供的电压等级为+12V、+3.3V、+2.5V、+1.8V、+1.2V，其中+12V为降压电路的输入电压，+3.3V、+2.5V、+1.8V和+1.2V
为降压电路的输出电压，所述降压电路用于将+12V的输入电压经降压后转换为+3.3V、+2.5V、+1.8V和+1.2V四个不同等级的电压输出，以给其他模块供电。
[0008]进一步地，所述降压电路包括主降压电路，所述主降压电路包括LTC3633EUFD芯片及其外围电路，其中，所述LTC3633EUFD芯片的端子21、端子22、端子15和端子16均与+12V外接电源相连；电容C194的一端与LTC3633EUFD芯片的端子27相连，另一端接地；电容C195的一端与LTC3633EUFD芯片的端子10相连，的另一端接地；电容C191的一端与LTC3633EUFD芯片的端子19相连，另一端接地；LTC3633EUFD芯片的端子19与LTC3633EUFD芯片的端子2相连；电阻R228的一端与+12V外接电源相连，另一端与LTC3633EUFD芯片的端子3相连；电容C198的一端与LTC3633EUFD芯片的端子3相连，另一端接地；电阻R227的一端与LTC3633EUFD芯片的端子2相连，另一端接地；电容C201的一端与LTC3633EUFD芯片的端子20相连，另一端与LTC3633EUFD芯片的端子24相连；LTC3633EUFD芯片的端子23与LTC3633EUFD芯片的端子24相连；电感L8的一端与LTC3633EUFD芯片的端子24相连，电感L8的另一端与LTC3633EUFD芯片的端子25相连；电容C206的一端与LTC3633EUFD芯片的端子25相连，另一端与LTC3633EUFD芯片的端子28相连；电阻R230的一端与LTC3633EUFD芯片的端子25相连，另一端与LTC3633EUFD芯片的端子28相连；电阻R232的一端与LTC3633EUFD芯片的端子28相连，另一端接地；电阻R233的一端与LTC3633EUFD芯片的端子28相连，另一端接地；电容C203的正极与LTC3633EUFD芯片的端子28相连，负极接地；电容C204的一端与LTC3633EUFD芯片的端子28相连，另一端接地；电容C205的一端与LTC3633EUFD芯片的端子28相连，另一端接地；+3.3V输出电压端接电容C203的正极；电阻R234的一端与LTC3633EUFD芯片的端子26相连，另一端与电容C212的一端相连；电容C212的另一端接地；电阻R213的一端与LTC3633EUFD芯片的端子5相连，另一端接地；LTC3633EUFD芯片的端子29、端子7、端子4分别接地；电阻R229的一端与+12V外接电源相连，另一端与LTC3633EUFD芯片的端子6相连；电容C199的一端与LTC3633EUFD芯片的端子6相连，另一端接地；电容C200的一端与LTC3633EUFD芯片的端子18相连，另一端接地；电容C202的一端与LTC3633EUFD芯片的端子17相连，另一端与LTC3633EUFD芯片的端子13相连；LTC3633EUFD芯片的端子13与LTC3633EUFD芯片的端子14相连；电感L8的一端与LTC3633EUFD芯片的端子13相连，电感L8的另一端与LTC3633EUFD芯片的端子12相连；电容C208的一端与LTC3633EUFD芯片的端子12相连，另一端与LTC3633EUFD芯片的端子9相连；电阻R231的一端与LTC3633EUFD芯片的端子12相连，另一端与LTC3633EUFD芯片的端子9相连；电阻R235的一端与LTC3633EUFD芯片的端子11相连，另一端与电容C214的一端相连，电容C214的另一端接地；电阻R236的一端与LTC3633EUFD芯片的端子28相连，另一端接地；电阻C211的一端与LTC3633EUFD芯片的端子28相连，另一端接地；电容C210的正极与LTC3633EUFD芯片的端子28相连，负极接地；电容C207的一端与LTC3633EUFD芯片的端子28相连，另一端接地；电容C209的一端与LTC3633EUFD芯片的端子28相连，另一端接地，+1.2V输出电压端接电容C209的正极。
[0009]进一步地，所述降压电路还包括第一子降压电路，所述第一子降压电路包括第一TPS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于SDI的注入式图像算法测试装置，其特征在于，所述测试系统包括用于采用SDI数据采集方式采集场景仿真计算机的仿真视频图像信号并将所述仿真视频图像信号处理成多对串行信号的SDI数据采集处理模块、多用于对串行信号进行解码并将解码后的仿真视频图像信号处理成多路并行信号的FPGA模块和用于基于多路并行信号仿真模拟出跟踪算法适应的真实场景并通过跟踪算法在跟踪系统中进行不同场景的算法测试验证跟踪系统以及用于给各模块提供工作电压的电源模块，所述SDI数据采集处理模块、FPGA模块、信号编码与放大模块和跟踪系统依次电连接，所述电源模块分别与所述FPGA模块和跟踪系统电连接。2.根据权利要求1所述的基于SDI的注入式图像算法测试装置，其特征在于，所述电源模块包括降压电路，所述电源模块提供的电压等级为+12V、+3.3V、+2.5V、+1.8V、+1.2V，其中+12V为降压电路的输入电压，+3.3V、+2.5V、+1.8V和+1.2V为降压电路的输出电压，所述降压电路用于将+12V的输入电压经降压后转换为+3.3V、+2.5V、+1.8V和+1.2V四个不同等级的电压输出，以给其他模块供电。3.根据权利要求2所述的基于SDI的注入式图像算法测试装置，其特征在于，所述降压电路包括主降压电路，所述主降压电路包括LTC3633EUFD芯片及其外围电路，其中，所述LTC3633EUFD芯片的端子21、端子22、端子15和端子16均与+12V外接电源相连；电容C194的一端与LTC3633EUFD芯片的端子27相连，另一端接地；电容C195的一端与LTC3633EUFD芯片的端子10相连，的另一端接地；电容C191的一端与LTC3633EUFD芯片的端子19相连，另一端接地；LTC3633EUFD芯片的端子19与LTC3633EUFD芯片的端子2相连；电阻R228的一端与+12V外接电源相连，另一端与LTC3633EUFD芯片的端子3相连；电容C198的一端与LTC3633EUFD芯片的端子3相连，另一端接地；电阻R227的一端与LTC3633EUFD芯片的端子2相连，另一端接地；电容C201的一端与LTC3633EUFD芯片的端子20相连，另一端与LTC3633EUFD芯片的端子24相连；LTC3633EUFD芯片的端子23与LTC3633EUFD芯片的端子24相连；电感L8的一端与LTC3633EUFD芯片的端子24相连，电感L8的另一端与LTC3633EUFD芯片的端子25相连；电容C206的一端与LTC3633EUFD芯片的端子25相连，另一端与LTC3633EUFD芯片的端子28相连；电阻R230的一端与LTC3633EUFD芯片的端子25相连，另一端与LTC3633EUFD芯片的端子28相连；电阻R232的一端与LTC3633EUFD芯片的端子28相连，另一端接地；电阻R233的一端与LTC3633EUFD芯片的端子28相连，另一端接地；电容C203的正极与LTC3633EUFD芯片的端子28相连，负极接地；电容C204的一端与LTC3633EUFD芯片的端子28相连，另一端接地；电容C205的一端与LTC3633EUFD芯片的端子28相连，另一端接地；+3.3V输出电压端接电容C203的正极；电阻R234的一端与LTC3633EUFD芯片的端子26相连，另一端与电容C212的一端相连；电容C212的另一端接地；电阻R213的一端与LTC3633EUFD芯片的端子5相连，另一端接地；LTC3633EUFD芯片的端子29、端子7、端子4分别接地；电阻R229的一端与+12V外接电源相连，另一端与LTC3633EUFD芯片的端子6相连；电容C199的一端与LTC3633EUFD芯片的端子6相连，另一端接地；电容C200的一端与LTC3633EUFD芯片的端子18相连，另一端接地；电容C202的一端与LTC3633EUFD芯片的端子17相连，另一端与LTC3633EUFD芯片的端子13相连；LTC3633EUFD芯片的端子13与LTC3633EUFD芯片的端子14相连；电感L8的一端与LTC3633EUFD芯片的端子13相连，电感L8的另一端与LTC3633EUFD芯片的端子12相连；电容C208的一端与LTC3633EUFD芯片的端子12相连，另一端与LTC3633EUFD芯片的端子9相连；电
阻R231的一端与LTC3633EUFD芯片的端子12相连，另一端与LTC3633EUFD芯片的端子9相连；电阻R235的一端与LTC3633EUFD芯片的端子11相连，另一端与电容C214的一端相连，电容C214的另一端接地；电阻R236的一端与LTC3633EUFD芯片的端子28相连，另一端接地；电阻C211的一端与LTC3633EUFD芯片的端子28相连，另一端接地；电容C210的正极与LTC3633EUFD芯片的端子28相连，负极接地；电容C207的一端与LTC3633EUFD芯片的端子28相连，另一端接地；电容C209的一端与LTC3633EUFD芯片的端子28相连，另一端接地，+1.2V输出电压端接电容C209的正极。4.根据权利要求3所述的基于SDI的注入式图像算法测试装置，其特征在于，所述降压电路还包括第一子降压电路，所述第一子降压电路包括第一TPS7A8001芯片及其外围电路，其中，所述第一TPS7A8001芯片的端子7与主降压电路的+3.3V输出电压相连，所述第一TPS7A8001芯片的端子8与所述第一TPS7A8001芯片的端子7相连，电阻R226的两端分别与所述第一TPS7A8001芯片的端子7和端子5相连；电容C204的一端与所述第一TPS7A8001芯片的端子7相连，另一端接地；电容C203的一端与所述第一TPS7A8001芯片的端子7相连，另一端接地；电容C207的一端与所述第一TPS7A8001芯片的端子5相连，另一端接地；电容C208的一端与所述第一TPS7A8001芯片的端子6相连，另一端接地；电阻R227的一端与第一TPS7A8001芯片的端子1相连，另一端与第一TPS7A8001芯片的端子3相连；电阻R228的一端与与第一TPS7A8001芯片的端子3相连，另一端接地；电容C205的一端与第一TPS7A8001芯片的端子1相连，另一端接地；电容C206的一端与第一TPS7A8001芯片的端子1相连，另一端接地；第一TPS7A8001芯片的端子2与第一TPS7A8001芯片的端子1相连，第一TPS7A8001芯片的端子4和端子9接地，+2.5V输出电压端子与第一TPS7A8001芯片的端子1相连。5.根据权利要求4所述的基于SDI的注入式图像算法测试装置，其特征在于，所述降压电路还包括第二子降压电路，所述第二子降压电路包括第二TPS7A8001芯片及其外围电路，其中，所述第二TPS7A8001芯片的端子7与主降压电路的+3.3V输出电压相连，所述第二TPS7A8001芯片的端子8与所述第二TPS7A8001芯片的端子7相连，电阻R229的两端分别与所述第二TPS7A8001芯片的端子7和端子5相连；电容C210的一端与所述第二TPS7A8001芯片的端子7相连，另一端接地；电容C209的一端与所述第二TPS7A8001芯片的端子7相连，另一端接地；电容C213的一端与所述第二TPS7A8001芯片的端子5相连，另一端接地；电容C214的一端与所述第二TPS7A8001芯片的端子6相连，另一端接地；电阻R230的一端与第二TPS7A8001芯片的端子1相连，另一端与第二TPS7A8001芯片的端子3相连；电阻R231的一端与与第二TPS7A8001芯片的端子3相连，另一端接地；电容C211的一端与第二TPS7A8001芯片的端子1相连，另一端接地；电容C212的一端与第二TPS7A8001芯片的端子1相连，另一端接地；第二TPS7A8001芯片的端子2与第二TPS7A8001芯片的端子1相连，第二TPS7A8001芯片的端子4和第二TPS7A8001芯片的端子9接地，+1.8V输出电压端子与第二TPS7A8001芯片的端子1相连。6.根据权利要求1所述的基于SDI的注入式图像算法测试装置，其特征在于，所述测试系统还包括信号编码与放大模块，所述FPGA模块通过信号编码与放大模块与所述跟踪系统电连接，所述信号编码与放大模块用于将FPGA模块处理后的多路并行信号进行信号增强放大处理，并将放大处理后的信号发送给跟踪系统。7.根据权利要求6所述的基于SDI的注入式图像...

【专利技术属性】
技术研发人员：黄立，孙超杰，黄凡，赵冰，万莉，赵刚，杨亮，孙贝贝，
申请(专利权)人：武汉高德红外股份有限公司，
类型：发明
国别省市：