一种参考时钟信号丢失检测电路制造技术

本发明专利技术公开了一种参考时钟信号丢失检测电路，分别是高电平宽度检测电路、低电平宽度检测电路和LOS信号生成电路，高电平宽度检测电路的输入为整形后方波时钟CK和低使能信号EN_b，输出为信号A；低电平宽度检测电路的的输入为整形后方波时钟CK和低使能信号EN_b，输出为信号B；信号A、B作为LOS信号生成电路的输入，LOS信号生成电路的输出为最终的标志位信号LOS，是整个电路的判断结果。本发明专利技术可以解决现有参考时钟丢失检测电路存在的问题。有参考时钟丢失检测电路存在的问题。有参考时钟丢失检测电路存在的问题。

【技术实现步骤摘要】
一种参考时钟信号丢失检测电路


[0001]本专利技术涉及一种可以检测输入时钟信号是否丢失的电路结构，涉及数模混合电路芯片
，尤其适用于锁相环电路等需要参考时钟输入的电路系统，可作为其中的子模块使用。

技术介绍

[0002]随着集成电路的快速发展，不论是模拟电路还是数字电路都需要一个精确的、高频时钟。常见的时钟产生方式可以分为利用晶振产生、利用环形振荡器产生和利用锁相环模块产生。晶体振荡器可以提供频率稳定的干净的信号，但是由于晶振的特殊性，只能产生特定频率的、较低频的正弦波信号。简单的环形振荡器可以使用级联形式的反向电路实现，因为不采用占用面积较大的电感电容元件，环形振荡器集成度高，芯片面积小，但同时相位噪声性能较差，无法实现较高的输出频率。对于锁相环电路，输入参考时钟的频率范围决定了锁相环的输出时钟的频率范围，因此有必要检测输入频率是否在所需要的范围内。当参考信号的频率低于要求频率时，认为参考信号丢失。当参考时钟丢失时，可将锁定电路启动，使输出保持原有状态不变。因此电路能否灵敏、简洁地检测到参考信号频率的变化就成了关键。
[000本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种参考时钟信号丢失检测电路，其特征在于，参考信号REF_CK接电路整形模块输入，输出为方波时钟CK；数字控制位CTR_REG接解码器输入，输出为开关控制字S0:2；信号丢失检测电路核心模块的输入为经过整形的方波时钟CK、解码器的输出开关控制字S0:2和低使能信号EN_b，输出为信号丢失检测结果标志位LOS，可将信号丢失检测电路核心模块分为三部分，分别是高电平宽度检测电路、低电平宽度检测电路和LOS信号生成电路，高电平宽度检测电路的输入为整形后方波时钟CK和低使能信号EN_b，输出为信号A；低电平宽度检测电路的的输入为整形后方波时钟CK和低使能信号EN_b，输出为信号B；信号A、B作为LOS信号生成电路的输入，LOS信号生成电路的输出为最终的标志位信号LOS，是整个电路的判断结果。2.根据权利要求1所述的一种参考时钟信号丢失检测电路，其特征在于，高电平宽度检测模块，晶体管PMOS M0的源极接电源电压VDD和开关管M4、M5、M6的一端，栅极接EN_b，漏极接电阻R0一端，电阻R0另一端接电阻R1和开关管M6的另一端，电阻R1的另一端接电阻R2一端和开关管M5另一端，电阻R2另一端接电阻R3一端和开关管M4另一端，电阻R3另一端接晶体管NMOS M1漏极和电容C0一端，晶体管NMOS M1栅极接方波时钟CK，源极接地和电容C0另一端。3.根据权利要求1所述的一种参考时钟信号丢失检测电路，其特征在于，低电平宽度检测模块，晶体管PMOS M2源极接电源电压V...

【专利技术属性】
技术研发人员：许江涛，段颖哲，李浩琦，程博，
申请(专利权)人：西安交通大学，
类型：发明
国别省市：