由多片FPGA分割和多个FPGA裸片提供高密度FPGA的方法和系统技术方案

本申请涉及由多片FPGA分割和多个FPGA裸片提供高密度FPGA的方法和系统。通过将多个密度较小的FPGA裸片放置在单个封装中，裸片之间焊盘互连，以及焊盘与封装引脚互连，可以创建更大密度的FPGA器件。FPGA设计可清楚地放置在多个FPGA中，这是使用FPGA分割软件手动或自动将FPGA代码放置到每个FPGA裸片中来实现的。将FPGA代码放置到每个FPGA裸片中来实现的。将FPGA代码放置到每个FPGA裸片中来实现的。

【技术实现步骤摘要】
由多片FPGA分割和多个FPGA裸片提供高密度FPGA的方法和系统


[0001]本专利技术的示例性实施例涉及计算机硬件和软件的可编程半导体器件领域。更具体地，本专利技术的示例性实施例涉及使用现场可编程门列阵(Field
‑
Programmable Gate Array，FPGA)或可编程逻辑器件(Programmable Logic Device，PLD)裸片的系统级封装(System In Package，SIP)。

技术介绍

[0002]随着数字通信、人工智能(Artificial Intelligence，AI)、物联网(Internet of Things，IoT)和/或机器人控制的日益普及，对速度快、高效的具有处理能力的硬件和/或半导体的需求不断增加。要满足这种需求，一般来说，高速、灵活的半导体芯片是更合乎需求的。满足这种需求的一种传统方法是使用专用定制集成电路和/或特殊应用集成电路(Application
‑
Specific Integrated Circuit，ASIC)。使用特殊应用集成电路的方式，其缺点在于缺乏灵活性，同时消耗大量资源。
[0003]现有的方法使用专用的定制集成电路和/或特殊应用集成电路(ASIC)来实现期望功能。特殊应用集成电路方法的缺点在于其普遍价格高昂且灵活性有限。另一种日益流行的方法是利用可编程半导体器件(Programmable Semiconductor Device，PSD)，如可编程逻辑器件(PLD)或FPGA。例如，终端用户可以对可编程半导体器件进行编程，以执行期望功能。
[0004]现有的可编程半导体器件，如可编程逻辑器件或FPGA，是一种半导体芯片，包括可编程逻辑阵列块(Logic Array Block，LAB)或逻辑块(Logic Block，LB)、布线资源和输入/输出(Input/Output，I/O)引脚的阵列。每个逻辑阵列块还包括多个可编程逻辑元件(Logical Element，LE)。例如，每个逻辑阵列块可包括16到128个逻辑元件，其中每个逻辑元件可被具体编程以执行一个或一组功能。
[0005]随着快速变化的技术与快速的市场准入，可编程半导体器件成为一种更加可行的方法以满足消费者的需要。在某些应用中，实现期望功能可能需要多个FPGA裸片。

技术实现思路

[0006]本专利技术的一个实施例公开了一种通过多个FPGA裸片的系统级封装。例如，系统级封装包括封装在单个封装或单个模块上的多个FPGA裸片。在将多个FPGA裸片并排放置在单个封装内的同时，多个FPGA裸片在同一封装内互连。一方面，使用FPGA分割软件来实现在同一封装内的多个FPGA上分配用户设计的目的。应当注意，在同一封装内的FPGA间使用FPGA输入输出(FPGA IO)，并使用源同步和/或基于时钟数据恢复(Clock Data Recovery，CDR)的串行解串器来在FPGA之间传递数据。此外，使用源同步和/或基于CDR的串行解串器在FPGA(同一封装内的裸片)之间传递数据。
[0007]通过以下详细描述、附图和权利要求，本专利技术示例性实施例的其他特征和优点将
显而易见。
附图说明
[0008]通过以下详细描述和本专利技术的各种实施例附图，将更充分理解本专利技术的示例性实施例，然而，不应将这些附图用于将本专利技术限制到具体的实施例，而仅用于解释和理解。
[0009]图1A
‑
1B是根据本专利技术的一个实施例示出的、包括电源管理的可编程半导体器件(PSD)或可编程集成电路(Programmable Integrated Circuit，PIC)的框图。
[0010]图2是根据本专利技术的一个实施例示出的、包括带电源控制的可编程互连阵列的布线逻辑或布线结构的框图。
[0011]图3A
‑
3B是根据本专利技术的一个实施例示出的、主(master)FPGA和从(slave)FPGA的布局框图。
[0012]图4是根据本专利技术的一个实施例示出的、包括各种组件的主FPGA的框图。
[0013]图5是根据本专利技术的一个实施例示出的、使用一个或更多个包括器件电源管理((device power management)的可编程半导体器件的系统或计算机的图示。
[0014]图6是根据本专利技术的一个实施例示出的、在云环境中使用的可编程半导体器件的各种应用框图，该可编程半导体器件包括电源管理。
[0015]图7是根据本专利技术的一个实施例示出的、系统级封装中的主FPGA的自控过程流程图。
[0016]图8是根据本专利技术的一个实施例示出的、通过将多个密度较小的FPGA裸片放置在单个封装中来创建更大密度的FPGA器件的示例。
具体实施方式
[0017]本专利技术的实施例公开了用于提供能提供系统级封装操作的可编程半导体器件(PSD)的方法和/或装置。
[0018]以下详细描述的目的是提供对本专利技术的一个或更多个实施例的理解。本领域的普通技术人员会意识到，以下详细描述仅是说明性的，并不意在以任何方式加以限制。受益于本文公开内容和/或描述的技术人员很容易联想到其它实施例。
[0019]为清楚起见，本文所述实施方式的常规功能并没有全部展示和描述。当然，可以理解，在任何这种实际实施方式的开发过程中，为了实现开发者的特定目标，例如遵守应用相关和商业相关的限制，可能会做出许多特定于实现方式的决定，而且这些特定目标会因不同的实施方式和不同的开发者而有所不同。此外，可以理解，这些开发工作虽然可能复杂耗时，但对于那些受益于本文公开实施例的本领域普通技术人员而言，这些开发工作只是一项常规的工程工作。
[0020]附图中所示的本专利技术的各种实施例并非按比例绘制。相反，为清楚起见，可以扩大或缩小各种特征的尺寸。此外，为清楚起见，一些图样可能会被简化。因此，附图中可能没有描绘出给定装置(例如：设备)或方法的所有组件。在整个附图和下面的详细描述中将使用相同的参考标记来指代相同或类似的部件。
[0021]根据本专利技术的实施例，本文描述的组件、过程步骤和/或数据结构可以使用各种类型的操作系统、计算平台、计算机程序和/或通用机器来实现。此外，本领域的普通技术人员
会认识到，在不偏离本文所公开的专利技术概念的范围和精神的情况下，也可以使用非通用属性的设备，例如硬件设备、现场可编程门列阵(FPGA)、特殊应用集成电路(ASIC)等。如果包含一系列过程步骤的方法是由计算机或机器实现的，并且这些过程步骤可以存储为机器可读的一系列指令，则其可以存储在诸如计算机存储设备等的有形介质上，存储设备是例如但不限于：磁性随机存取存储器(Magnetoresistive Random Access Memory，MRAM)、相变存储器或铁电随机存取存储器(Ferroelectric Random Access Memory，FeRAM)、闪存、只读存储器(Read Only Memory，ROM)、可编程本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种装置，其包括多个FPGA裸片的系统级封装。2.根据权利要求1所述的装置，还包括堆叠在单个封装内的多个FPGA裸片。3.一种方法，其包括将多个FPGA裸片并排放置在单个封装内。4.根据权利要求3所述的方法，还包括在同一封装内互连多个FPGA裸片。5.根据权利要求3所述的方法，还包括使用FPGA分割软件来实现同一封装内分配用户设计到多个FP...

【专利技术属性】
技术研发人员：格兰特，
申请(专利权)人：广东高云半导体科技股份有限公司，
类型：发明
国别省市：