一种EEPROM存储阵列上的保护装置制造方法及图纸

本实用新型专利技术的目的是针对技术背景中的精简EEPROM设计，把面积做小，从而降低成本，改进设计一种EEPROM存储阵列上的保护装置，该装置实质是一种NMOS器件，是由4端S、G、D、B组成的，保护装置的作用是为了保护存储阵列边缘，减免由于工艺制造偏差，划片切割硅片带来的应力影响等等。在SMIC 0.13um工艺的版图设计中，本实用新型专利技术保护装置比普通保护装置面积更小；EEPROM存储阵列由主存储阵列加上保护装置构成，保护装置面积越小，总存储阵列面积越小。总存储阵列面积越小。总存储阵列面积越小。

【技术实现步骤摘要】
一种EEPROM存储阵列上的保护装置


[0001]本技术属于集成电路
，具体来讲，属于独立的EEPROM芯片设计和以EEPROM为IP核的相关芯片设计的


技术介绍

[0002]芯片在许多不同的领域都有广泛的应用，电子信息发展的同时，系统的集成度也越来越高，因此，芯片技术的发证很有必要。在电子信息领域，应用比较广泛的有嵌入式类的芯片：比如单片机、DSP等；有存储类芯片：比如FLASH、 EEPROM等。
[0003]随着移动互联网、云计算、物联网、大数据等新兴产业的增长，电子信息产业进入了新的发展阶段。控制、通信、汽车电子、人机交互和网络互联等融入了大量的新兴的电子技术，设备功能越来越复杂，系统集成度也越来越高。新兴电子信息技术的发展依赖于半导体产业的不断推动，因此，芯片作为一项核心技术，其使用变得越来越频繁和重要。近些年，随着科技的不断进度于技术的不断革新，芯片在军事、工业制造甚至日常生活中都有着十分广泛的应用。
[0004]现在科学技术已经进入了高速发展的阶段，人们在电子产品的需求也越来也高，这就对芯片提出了更高的要求：更快的速度，更小的面积和更低的功效。举例带电可擦可编程只读存储器EEPROM来说，其设计的一个核心问题即是 EEPROM的面积，其直接影响了EEPROM存储器的成本。在相同工艺下，如果能把面积做得最小且性能好，就能占据比较大的面积成本优势。要把EEPROM 面积做小包括很多方面，比如精简设计，模块的布局合理，堆叠电容的使用等等。
[0005]EEPROM主要由CMOS工艺构成，CMOS工艺是在PMOS和NMOS工艺基础上发展起来的。CMOS中的C表示“互补”，即将NMOS器件和PMOS器件同时制作在同一硅衬底上，制作CMOS集成电路。CMOS集成电路具有功耗低、速度快、抗干扰能力强、集成度高等众多优点。CMOS电路中即包含NMOS 晶体管也包含PMOS晶体管，NMOS晶体管是做在P型硅衬底上的，而PMOS 晶体管是坐在N型硅衬底上的，要将两种晶体管都做在同一个硅衬底上，就需要在硅衬底上制作一块反型区域，该区域被称为“阱”。根据阱的不同，CMOS 工艺分为P阱CMOS工艺、N阱CMOS工艺以及双阱CMOS工艺。

技术实现思路

[0006]本技术的目的是针对技术背景中的精简EEPROM设计，把面积做小，从而降低成本，改进设计一种EEPROM存储阵列上的保护装置，该装置实质是一种NMOS器件，是由4端S、G、D、B组成的，保护装置的作用是为了保护存储阵列边缘，减免由于工艺制造偏差，划片切割硅片带来的应力影响等等。在 SMIC 0.13um工艺的版图设计中，本技术保护装置比普通保护装置面积更小； EEPROM存储阵列由主存储阵列加上保护装置构成，保护装置面积越小，总存储阵列面积越小。
[0007]本技术的解决方案是将存储阵列边缘保护装置中的G端悬空来代替G 端接
地，在版图设计中，保护装置G端悬空比G端接地的宽度要小，该装置的面积为长度乘以宽度，长度不变而宽度变小，这样保护装置面积就变小。由于电路设计中该装置S端悬空以及D、B端接地，所以即使G端悬空该器件也不会存在漏电的问题，在保护存储阵列边缘的同时，对于芯片工作不会产生任何负面影响。
[0008]本技术一种EEPROM存储阵列上的保护装置，其特征在于该装置作用于EEPROM存储阵列2边，S、G端悬空，D、B端接地，在版图设计中，该装置的S、D、B端连接不发生变化，G端悬空比G端接地的宽度要小，面积等于长度乘以宽度，长度不变而宽度变小，保护装置面积变小；在EEPROM存储主阵列容量相同的情况下，保护装置面积越小，EEPROM存储阵列面积越小。
附图说明
[0009]图1为本技术保护装置，其中：
①
为工艺简化图；
②
为器件简化图。
具体实施方式
[0010]以下根据图1，具体说明较佳实施例。
[0011]如图1所示，我们以SMIC 0.13um工艺为例，G端接地保护装置版图：宽度(G端)为1.055微米，长度(AA端)为2.65微米，面积为2.7825平方微米；AA端到阵列边界长度则为1.22微米。
[0012]我们以SMIC 0.13um工艺为例，本技术保护装置版图：其宽度(G端) 为0.495微米，长度(AA端)为2.65微米，面积为1.31175平方微米；AA端到阵列边界长度则为0.62微米。
[0013]在SMIC 0.13um工艺上，本技术保护装置面积比G端接地保护装置面积小了1.47047平方微米，缩小比例超过50％。
[0014]在SMIC 0.13um工艺上，本技术保护装置AA端至阵列边界长度比G 端接地保护装置小0.6微米。
[0015]在SMIC 0.13um工艺上，我们以128Kbit EEPROM存储阵列为例，G端接地保护装置的存储阵列面积为193753.4526平方微米。本技术保护装置的存储阵列面积为193377.3966平方微米，相比较G端接地保护装置的存储阵列面积缩小376.056平方微米。使用本技术保护装置的存储阵列面积更小。
[0016]尽管本技术的内容已经通过上述优选实施例作了详细介绍，在本领域技术人员阅读了上述内容后，对于本技术的多种修改和替代都将是显而易见的。以上的描述和附图仅仅是实施本技术的范例，但应当认识到上述的描述不应被认为是对本技术的限制。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种EEPROM存储阵列上的保护装置，其特征在于该装置作用于EEPROM存储阵列2边，S、G端悬空，D、B端接地。2...

【专利技术属性】
技术研发人员：韦强，张建伟，
申请(专利权)人：上海明矽微电子有限公司，
类型：新型
国别省市：