电阻式高速高精度SAR-ADC/DAC电路及无线充电设备制造技术

本发明专利技术公开了一种电阻式高速高精度SAR‑ADC/DAC电路及无线充电设备，包括用于对采样电压进行第一处理并传输至ADC/DAC模块的第一运算放大器和用于对参考电压进行第二处理并传输至ADC/DAC模块的第二运算放大器；所述ADC/DAC模块用于对经第二处理的参考电压进行第三处理，将经第三处理的参考电压和经第一处理的采样电压转移至动态比较器，所述动态比较器将所转换的串行SOB输出至12bits SAR逻辑器，以使所述12bitsSAR逻辑器输出并行ADC；所述ADC/DAC模块还用于对经第二处理的参考电压进行分压处理后可选择地输出DAC信号。本发明专利技术应用无线充电的TRX芯片中，能够在兼容ADC、DAC功能的基础上，实现高精度输出以及高速应用。

【技术实现步骤摘要】
电阻式高速高精度SAR-ADC/DAC电路及无线充电设备
本专利技术属于无线充电内部芯片
，尤其涉及一种电阻式高速高精度SAR-ADC/DAC电路及无线充电设备。
技术介绍
目前，在无线充电的TRX芯片设计中，为了采样并解调AM调制信号、计算负载功耗、提供过流参考电压，一般都会加入高速高精度的ADC模块以及DAC模块，甚至可能需要2-3组ADC模块来满足不同的应用需求。比较常用的有电容式SAR-ADC，不仅需要复杂的逻辑设计，还会占用较大的版图面积，更无法兼容实现DAC功能；如图1所示，为现有的一种低速(几百KHz)低精度(8或10bits)电阻式SAR-ADC，由于是低速应用，其所采用的是常规比较器(图2所示)，不需要高带宽；以及它的210个分压电阻顺序排列(图3所示)，虽然MUX逻辑相对简易，但电阻阵列占用较大版图面积，而且仅仅是低精度的电阻阵列。基于上述电阻式的SAR-ADC模块属于低精度、以及低速应用，并不适合于应用于TRX芯片中。因此，需要一种电阻式高速高精度SAR-ADC/DAC电路以应用于TRX芯片中，满足高速、高精度要求、占用较小的版图面积以及兼容ADC/DAC双功能。
技术实现思路
本专利技术的主要目的在于提出一种电阻式高速高精度SAR-ADC/DAC电路及无线充电设备，以解决
技术介绍
中现有的电阻式的SAR-ADC模块应用于TRX芯片中时存在低精度、仅适用低速还占据较大版图面积的技术问题。本专利技术第一方面提供了一种电阻式高速高精度SAR-ADC/DAC电路，包括用于对采样电压进行第一处理并传输至ADC/DAC模块的第一运算放大器和用于对参考电压进行第二处理并传输至ADC/DAC模块的第二运算放大器；其中，所述ADC/DAC模块用于对经第二处理的参考电压进行第三处理，将经第三处理的参考电压和经第一处理的采样电压转移至动态比较器，所述动态比较器将所转换的串行SOB输出至12bitsSAR逻辑器，以使所述12bitsSAR逻辑器输出并行ADC；所述ADC/DAC模块还用于对经第二处理的参考电压进行分压处理后可选择地输出DAC信号。在第一方面的基础上，所述ADC/DAC模块包括时序开关组件和传递组件，所述时序开关组件中的多个开关根据第一预设开闭规则将经第一处理的采样电压以及参考电压的分电压等值转移至所述传递组件上。在第一方面的基础上，所述时序开关组件包括第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6和第七开关S7；所述传递组件包括第一传递电容Ca和第二传递电容Cb；所述第一传递电容Ca一端同时与所述第一开关S1一端、所述第二开关S2一端连接，所述第一传递电容Ca另一端同时与所述动态比较器的第一输入端Va、所述第三开关S3一端和第七开关S7一端连接，所述第二传递电容Cb一端同时与所述动态比较器的第一输入端Vb、所述第四开关S4一端和所述第七开关S7另一端连接，所述第二传递电容Cb另一端同时与所述第六开关S6一端、所述第五开关S5一端连接，所述第五开关S5另一端同时与所述第六开关S6另一端、所述第二开关S2另一端连接。在第一方面的基础上，所述第一开关S1另一端同时与第一NMOS管的漏极、第三电阻R3一端连接，所述第一NMOS管的源极同时与所述第一NMOS管的栅极、地连接，所述第三电阻R3另一端同时与所述第一运算放大器的输出端、第一运算放大器的第二输入端连接，所述第一运算放大器的第一输入端用于接收采样电压VIN。在第一方面的基础上，所述ADC/DAC模块包括等效于212个电阻分压的分压电阻阵列，所述分压电阻阵列用于对经第二处理的参考电压VREF进行分压处理。在第一方面的基础上，所述分压电阻阵列包括相互呈串联关系的64个电阻Rx、用于选择所述64个电阻Rx中某段电阻的第一逻辑开关组件、相互呈串联关系的64个电阻Ry和用于选择所述64个电阻Ry中某个电阻作为连接点的第二逻辑开关组件。在第一方面的基础上，所述分压电阻阵列的输出端与第八开关S8连接，所述第八开关S8闭合时所述DAC信号输出。在第一方面的基础上，所述ADC/DAC模块包括第一输入端用于接收复位电压VRST的第三运算放大器BUF3，所述第三运算放大器BUF3的第一输出端同时与第三运算放大器BUF3的第二输入端、第三开关S3另一端、第四开关S4另一端连接。在第一方面的基础上，所述动态比较器包括用于对经第一处理的采样电压与参考电压的分电压之间的差值进行放大的放大部分和用于对放大部分所输出的放大电压进行比较处理的动态瞬时比较部分。本专利技术第一方面所提供的电阻式高速高精度SAR-ADC/DAC电路，应用无线充电的TRX芯片中，有益效果为：1、其主要是基于普通的ADC电阻式架构所改进得来，通过双运算放大器对采样电压和参考电压进行高带宽设计，再结合优化设计的动态比较器来满足高速(30MHz时钟)的应用，同时采用等效于212个电阻分压的电阻阵列和12bitsSAR逻辑器实现12bits高精度。2、基于集成式的ADC/DAC模块设计，能够实现ADC/DAC双功能，以及基于可选择输出DAC信号输出，因此在ADC应用时可防止DAC信号的容性负载对高速高带宽的影响。3、ADC/DAC模块中的分压电阻阵列，仅仅需要128个电阻、130个开关就实现212(4096)个电阻分压，这种方式比传统的4096个串联电阻大大节省了版图面积。本专利技术的第二方面提供了一种无线充电设备，包括如第一方面所述电阻式高速高精度SAR-ADC/DAC电路；基于选用的是电阻式高速高精度SAR-ADC/DAC电路，其所形成的无线充电设备易于小型化、以及实现较高的充电效率。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为
技术介绍
中所提及的电阻式SAR-ADC的电路连接示意图；图2为图1中所采用的常规比较器的电路连接示意图；图3为图1中所采用的分压电阻阵列的电路连接示意图；图4为本专利技术第一方面的电阻式高速高精度SAR-ADC/DAC电路的简易功能框图；图5为本专利技术第一方面的电阻式高速高精度SAR-ADC/DAC电路的核心功能框图；图6为本专利技术第一方面中分压电阻阵列的电路连接示意图；图7为本专利技术第一方面中开关器件S8、开关D＿x0－D＿x64(第一逻辑开关组件)、开关D＿y0－D＿y64(第二逻辑开关组件)中的任一一个开关的具体结构示意图；图8为本专利技术第一方面中第一运算放大器的电路连接示意图；图9为本专利技术第一方面中第二运算放大器的电路连接示意图；图10为本专利技术第一方面中动态比较器的电路连接示意图；图11为本专利技术第一方面中第一开关S1、本文档来自技高网...

【技术保护点】
1.一种电阻式高速高精度SAR-ADC/DAC电路，其特征在于，包括用于对采样电压进行第一处理并传输至ADC/DAC模块的第一运算放大器和用于对参考电压进行第二处理并传输至ADC/DAC模块的第二运算放大器；/n其中，所述ADC/DAC模块用于对经第二处理的参考电压进行第三处理，将经第三处理的参考电压和经第一处理的采样电压转移至动态比较器，所述动态比较器将所转换的串行SOB输出至12bits SAR逻辑器，以使所述12bits SAR逻辑器输出并行ADC；所述ADC/DAC模块还用于对经第二处理的参考电压进行分压处理后可选择地输出DAC信号。/n

【技术特征摘要】
1.一种电阻式高速高精度SAR-ADC/DAC电路，其特征在于，包括用于对采样电压进行第一处理并传输至ADC/DAC模块的第一运算放大器和用于对参考电压进行第二处理并传输至ADC/DAC模块的第二运算放大器；
其中，所述ADC/DAC模块用于对经第二处理的参考电压进行第三处理，将经第三处理的参考电压和经第一处理的采样电压转移至动态比较器，所述动态比较器将所转换的串行SOB输出至12bitsSAR逻辑器，以使所述12bitsSAR逻辑器输出并行ADC；所述ADC/DAC模块还用于对经第二处理的参考电压进行分压处理后可选择地输出DAC信号。


2.如权利要求1所述电阻式高速高精度SAR-ADC/DAC电路，其特征在于，所述ADC/DAC模块包括时序开关组件和传递组件，所述时序开关组件中的多个开关根据第一预设开闭规则将经第一处理的采样电压以及参考电压的分电压等值转移至所述传递组件上。


3.如权利要求2所述电阻式高速高精度SAR-ADC/DAC电路，其特征在于，所述时序开关组件包括第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6和第七开关S7；所述传递组件包括第一传递电容Ca和第二传递电容Cb；
所述第一传递电容Ca一端同时与所述第一开关S1一端、所述第二开关S2一端连接，所述第一传递电容Ca另一端同时与所述动态比较器的第一输入端Va、所述第三开关S3一端和第七开关S7一端连接，所述第二传递电容Cb一端同时与所述动态比较器的第一输入端Vb、所述第四开关S4一端和所述第七开关S7另一端连接，所述第二传递电容Cb另一端同时与所述第六开关S6一端、所述第五开关S5一端连接，所述第五开关S5另一端同时与所述第六开关S6另一端、所述第二开关S2另一端连接。


4.如权利要求3所述电阻式高速高精度SAR-ADC/DAC电路，其特征在于，所述第一开关S1另一...

【专利技术属性】
技术研发人员：李晔辰，陈远明，
申请(专利权)人：深圳清华大学研究院，华润微电子控股有限公司，华润深圳湾发展有限公司科学技术研究分公司，
类型：发明
国别省市：广东;44