半导体器件及制造方法技术

本公开涉及半导体器件及制造方法。提出了半导体器件及其制造方法，其中，在半导体器件的栅极的侧壁上制造间隔件。在实施例中，间隔件包括第一密封件、第二密封件和接触蚀刻停止层，其中，第一密封件包括第一壳体以及第一体材料，第二密封件包括第二壳体以及第二体材料，并且接触蚀刻停止层包括第三体材料和第二电介质材料。

【技术实现步骤摘要】
半导体器件及制造方法
本公开涉及半导体器件及制造方法。
技术介绍
半导体器件被用于各种电子应用中，例如，个人计算机、蜂窝电话、数码相机、以及其他电子设备。半导体器件通常通过以下方式来制造：在半导体衬底之上顺序地沉积材料的绝缘层或电介质层、导电层和半导体层，并使用光刻对各个材料层进行图案化以在其上形成电路组件和元件。半导体行业通过不断减小最小特征尺寸来不断提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多的组件集成到给定区域中。
技术实现思路
根据本公开的一个实施例，提供了一种半导体器件，包括：第一间隔件层，包括设置在两个外层之间的内层，其中，所述内层和所述两个外层各自包括第一材料，其中，所述两个外层的碳含量大于所述内层的碳含量，并且所述两个外层的氧含量小于所述内层的氧含量；以及第二间隔件层，包括第一层和第二层，所述第一层是所述第一材料并且与所述两个外层之一直接接触。根据本公开的另一实施例，提供了一种半导体器件，包括：第一密封件，与栅极堆叠相邻，所述第一密封件包括：具有第一成分的第一材料的第一壳体；以及具有第二成分的所述第一材料的第一体材料，所述第二成分不同于所述第一成分；第二密封件，与所述第一密封件实体接触，所述第二密封件包括：具有第三成分的所述第一材料的第二壳体；以及具有第四成分的所述第一材料的第二体材料，所述第四成分不同于所述第三成分；以及接触蚀刻停止层，与所述第二密封件实体接触，所述接触蚀刻停止层包括：具有第五成分的所述第一材料的第三体材料；以及不同于所述第一材料的第二材料的第三壳体。根据本公开的又一实施例，提供了一种制造半导体器件的方法，所述方法包括：在半导体鳍之上图案化虚设栅极电极；使用第一组暴露时间将第一组前体顺序地引入到所述虚设栅极电极，以形成第一壳层；使用不同于所述第一组暴露时间的第二组暴露时间将所述第一组前体顺序地引入到所述虚设栅极电极，以形成第一体电介质材料；使用第三组暴露时间将所述第一组前体顺序地引入到所述虚设栅极电极，以形成第二体电介质材料；使用不同于所述第一组暴露时间的第四组暴露时间将所述第一组前体顺序地引入到所述虚设栅极电极，以形成第二壳层；使用第五组暴露时间将所述第一组前体顺序地引入到所述虚设栅极电极，以形成第三体电介质材料；以及在使用所述第五组暴露时间将所述第一组前体顺序地引入到所述虚设栅极电极之后，沉积电介质材料。附图说明在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可被任意增大或减小。图1示出了根据一些实施例的三维视图中的FinFET的示例。图2、图3、图4、图5、图6、图7、图8A、图8B、图8C、图8D、图9A、图9B、图9C、图9D、图10A、图10B、图10C、图10D、图11A、图11B、图11C、图11D、图12A、图12B、图12C、图12D、图13A、图13B、图13C、图13D、图14A、图14B、图15A、图15B、图16A、图16B、图17A、图17B、图17C、图18A、图18B、图19A、以及图19B是根据一些实施例的制造FinFET的中间阶段的截面图。具体实施方式下面的公开内容提供了用于实现本专利技术的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅是示例而不意图是限制性的。例如，在下面的描述中，在第二特征上方或之上形成第一特征可包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复参考数字和/或字母。该重复是出于简单和清楚的目的，并且其本身不指示所讨论的各种实施例和/或配置之间的关系。此外，本文可使用空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个元件或特征相对于另外(一个或多个)元件或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可被相应地解释。现在将参考如下所述的特定实施例来讨论实施例，其中利用密封间隔件来辅助减少损坏，同时还保持适当的介电常数。然而，所描述的实施例是不旨在限制本文提出的思想的特定实施例。相反，可以在各种实施例中利用这些思想，并且所有这样的实施例完全旨在包括在说明书的范围内。图1示出了根据一些实施例的三维视图中的FinFET的示例。FinFET包括衬底50(例如，半导体衬底)上的鳍52。隔离区域56设置在衬底50中，并且鳍52在相邻的隔离区域56之上并从相邻的隔离区域56之间突出。尽管隔离区域56被描述/示出为与衬底50分离，但如本文所用，术语“衬底”可用于指代仅半导体衬底或包括隔离区域的半导体衬底。此外，尽管鳍52被示为与衬底50一样的单一连续材料，但鳍52和/或衬底50可包括单一材料或多种材料。在该上下文中，鳍52指代在相邻的隔离区域56之间延伸的部分。栅极电介质层92沿着鳍52的侧壁并且在鳍52的顶表面之上，并且栅极电极94位于栅极电介质层92之上。外延源极/漏极区域82被设置在鳍52的相对于栅极电介质层92和栅极电极94的相对侧。图1进一步示出了在后面的图中使用的参考横截面。横截面A-A沿着栅极电极94的纵轴，并且在例如与FinFET的外延源极/漏极区域82之间的电流流动的方向垂直的方向上。横截面B-B垂直于横截面A-A，并且沿着鳍52的纵轴并在例如FinFET的外延源极/漏极区域82之间的电流流动的方向上。横截面C-C平行于横截面A-A，并延伸穿过FinFET的源极/漏极区域。为了清楚起见，后续附图参考这些参考横截面。在使用后栅极(gate-last)工艺形成的FinFET的上下文中讨论了本文讨论的一些实施例。在其他实施例中，可以使用先栅极(gate-first)工艺。此外，一些实施例考虑了在平面器件(例如，平面FET)、纳米结构(例如，纳米片、纳米线、栅极全环绕等)场效应晶体管(NSFET)等中使用的方面。图2至图19B是根据一些实施例的制造FinFET的中间阶段的截面图。图2至图7示出了图1所示的参考横截面A-A，不同在于多个鳍/FinFET。图8A、图9A、图10A、图11A、图12A、图13A、图14A、图15A、图16A、图17A、图18A和图19A沿着图1所示的参考横截面A-A示出，并且图8B、图9B、图10B、图11B、图12B、图13B、图14B、图15B、图16B、图17B、图18B和图19B沿着图1所示的类似横截面B-B示出，不同在于多个鳍/FinFET。图8C、图8D、图9C、图9D、图10C、图10D、图11C、图11D、图12C、图12D、图13C和图13D沿本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n第一间隔件层，包括设置在两个外层之间的内层，其中，所述内层和所述两个外层各自包括第一材料，其中，所述两个外层的碳含量大于所述内层的碳含量，并且所述两个外层的氧含量小于所述内层的氧含量；以及/n第二间隔件层，包括第一层和第二层，所述第一层是所述第一材料并且与所述两个外层之一直接接触。/n

【技术特征摘要】
20200528 US 63/031,076;20210111 US 17/145,9251.一种半导体器件，包括：
第一间隔件层，包括设置在两个外层之间的内层，其中，所述内层和所述两个外层各自包括第一材料，其中，所述两个外层的碳含量大于所述内层的碳含量，并且所述两个外层的氧含量小于所述内层的氧含量；以及
第二间隔件层，包括第一层和第二层，所述第一层是所述第一材料并且与所述两个外层之一直接接触。


2.根据权利要求1所述的半导体器件，其中，所述第一材料包括SiOCN。


3.根据权利要求1所述的半导体器件，其中，所述第二层包括氮化硅。


4.根据权利要求1所述的半导体器件，其中，所述第二间隔件层的所述第一层的碳含量小于约2％。


5.根据权利要求1所述的半导体器件，其中，所述两个外层之一的密度在约2.5g/cm3和约2.7g/cm3之间。


6.根据权利要求1所述的半导体器件，其中，所述内层的氮浓度在约5％和约12％之间。


7.根据权利要求1所述的半导体器件，其中，所述两个外层之一的氮浓度在约25％和约45％之间。


8.一种半导体器件，包括：
第一密封件，与栅极堆叠相邻，所述第一密封件包括：
具有第一成分的第一材料的...

【专利技术属性】
技术研发人员：林文凯，张哲豪，徐志安，卢永诚，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71