MOS器件的制造方法技术

本申请涉及半导体集成电路制造领域，具体涉及一种MOS器件的制造方法。该方法包括：提供基底层，基底层包括栅区和位于栅区两侧的源漏区，源漏区与栅区之间连有浅掺杂区；使得基底层的栅区形成栅极结构；在栅极结构的两侧形成第一侧墙结构，使得第一侧墙结构覆盖在浅掺杂区上；进行源漏离子注入，使得在源漏区位置处的基底层中形成源漏掺杂结构；去除第一侧墙结构；进行非晶化浅掺杂漏注入，使得在浅掺杂区位置处的基底层中形成浅掺杂漏结构；在栅极结构的两侧形成第二侧墙结构，使得第二侧墙结构覆盖在浅掺杂漏结构上；沉积应力记忆膜层，使得应力记忆膜层覆盖在有源区位置处的器件上；进行快速热退火处理，使得器件记忆应力记忆膜层的应力。

【技术实现步骤摘要】
MOS器件的制造方法
本申请涉及半导体集成电路制造领域，具体涉及一种MOS器件的制造方法。
技术介绍
应力记忆技术(StressMemorizationTechnique，SMT)，是90nm逻辑技术节点以下兴起的一种着眼于提升MOS器件速度的应力工程。相关技术通常在器件上沉积应力衬层，通过高温快速退火将该应力衬层的应力传递给源漏极和栅极，再通过它们将应力传递给沟道，使得应力被记忆下来，从而在移除该应力衬层之后，沟道仍保留应力。在相关技术中，应力衬层的应力通过栅极多晶硅在热过程中再结晶得以保留下来，并传递至衬底沟道中。其本质是多晶硅在再结晶过程中生长和杂质效应大于硅原子本身，从而使得栅极多晶硅产生形变，而多晶硅的形变所产生的体积变化受应力衬层和侧墙的限制，应力衬层的应力因此被转移到衬底沟道中。为了使得栅极多晶硅在热过程中能够进行再结晶，通常会对多晶硅进行无定形掺杂处理，但是相关技术对多晶硅进行无定形掺杂时，在侧墙的阻挡作用下，使得无定形掺杂集中于多晶硅的顶部。但是多晶硅顶部的应力，会在该应力衬层去除后被部分释放，从而影响应力的记忆效果，不利于应力转移到衬底沟道中。
技术实现思路
本申请提供了一种MOS器件的制造方法，可以解决相关技术中的栅极多晶硅应力记忆效果较差，不利于应力转移到衬底沟道中的问题。为了解决
技术介绍
中所述的技术问题，本申请提供一种MOS器件的制造方法，所述MOS器件的制造方法包括以下步骤：提供基底层，所述基底层包括有源区，所述有源区包括栅区和位于所述栅区两侧的源漏区，所述源漏区与所述栅区之间连有浅掺杂区；使得所述基底层的栅区形成栅极结构；在所述栅极结构的两侧形成第一侧墙结构，使得所述第一侧墙结构覆盖在所述浅掺杂区上；进行源漏离子注入，使得在所述源漏区位置处的基底层中形成源漏掺杂结构；去除所述第一侧墙结构；进行非晶化浅掺杂漏注入，使得在所述浅掺杂区位置处的基底层中形成浅掺杂漏结构；在所述栅极结构的两侧形成第二侧墙结构，使得所述第二侧墙结构覆盖在所述浅掺杂漏结构上；沉积应力记忆膜层，使得所述应力记忆膜层覆盖在所述有源区位置处的器件上；进行快速热退火处理，使得所述器件记忆所述应力记忆膜层的应力。可选地，所述在所述栅极结构的两侧形成第一侧墙结构，使得所述第一侧墙结构覆盖在所述浅掺杂区上的步骤，包括：依照带有栅极结构的基底层的表面形貌，在栅极结构表面和外露的基底层表面沉积厚度为500埃至1000埃的第一侧墙层；通过干法刻蚀对所述第一侧墙层进行刻蚀，保留覆盖在所述浅掺杂区位置处的第一侧墙层，形成所述第一侧墙结构。可选地，所述进行源漏离子注入，使得在所述源漏区位置处的基底层中形成源漏掺杂结构的步骤，包括：通过所述第一侧墙结构定义出所述源漏区；以注入能量为2KeV至100KeV，注入剂量为1E14atom/cm2至1E16atom/cm2进行源漏离子注入，使得在所述源漏区位置处的基底层中形成源漏掺杂结构。可选地，所述MOS器件为NMOS器件，所述进行非晶化浅掺杂漏注入，使得在所述浅掺杂区位置处的基底层中形成浅掺杂漏结构的步骤，包括：以能量为10KeV至100KeV，注入剂量为1E13atom/cm2至1E15atom/cm2，注入角度为30°至45°进行非晶化注入，使得所述栅极结构非晶化；以能量为2KeV至100KeV，注入剂量为1E13atom/cm2至1E15atom/cm2，注入角度为0°至45°进行浅掺杂漏注入，使得在所述浅掺杂区位置处的基底层中形成浅掺杂漏结构。可选地，所述以能量为10KeV至100KeV，注入剂量为1E13atom/cm2至1E15atom/cm2，注入角度为30°至45°进行非晶化注入，使得所述栅极结构非晶化的步骤中，采用锗或硅进行非晶化注入。可选地，所述以能量为2KeV至100KeV，注入剂量为1E13atom/cm2至1E15atom/cm2，注入角度为0°至45°进行浅掺杂漏注入，使得在所述浅掺杂区位置处的基底层中形成浅掺杂漏结构的步骤中，采用N型杂质离子进行浅掺杂漏注入。可选地，在所述栅极结构的两侧形成第二侧墙结构，使得所述第二侧墙结构覆盖在所述浅掺杂漏结构上的步骤，包括：依照带有栅极结构的基底层的表面形貌，在栅极结构表面和外露的基底层表面沉积厚度为200埃至800埃的第二侧墙层；通过干法刻蚀，保留覆盖在所述浅掺杂区位置处的第二侧墙层，形成所述第二侧墙结构。可选地，所述依照带有栅极结构的基底层的表面形貌，在栅极结构表面和外露的基底层表面沉积厚度为200埃至800埃的第二侧墙层的步骤中，沉积所述第二侧墙层的沉积温度小于580℃。可选地，所述沉积应力记忆膜层，使得所述应力记忆膜层覆盖在所述有源区位置处的器件上的步骤，包括：沉积厚度为200埃至800埃，具有单轴张应力的应力记忆膜层，使得所述应力记忆膜层覆盖在所述有源区位置处的器件上。可选地，所述沉积应力记忆膜层，使得所述应力记忆膜层覆盖在所述有源区位置处的器件上的步骤中，沉积所述应力记忆膜层的沉积温度小于580℃。可选地，所述进行快速热退火处理，使得所述器件记忆所述应力记忆膜层的应力的步骤，包括：以退火温度为900℃至1100℃，进行0秒至15秒的快速热退火处理，使得所述器件记忆所述应力记忆膜层的应力。可选地，所述快速热退火的退火气氛包括氮气或氩气。本申请技术方案，至少包括如下优点：本申请的实施例通过在进行非晶化浅掺杂漏注入前去除侧墙结构，使得栅极结构的多晶硅尽可能多地外露，从而在进行非晶化浅掺杂漏注入时能够增加对栅极多晶硅非净化处理程度和范围，进而增强器件对该应力记忆膜层应力的记忆效果。附图说明为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1示出了本申请一实施例提供的MOS器件的制造方法的流程图；图1a示出了MOS器件的基底层区域结构划分示意图；图1b示出了基底层上形成栅极结构的MOS器件剖视结构示意图；图1c示出了在栅极结构的两侧形成第一侧墙结构后的MOS器件剖视结构示意图；图1d示出了基底层中形成源漏掺杂结构后的MOS器件剖视结构示意图；图1e示出了形成浅掺杂漏结构后的MOS器件剖视结构示意图；图1f示出了在浅掺杂漏结构上形成第二侧墙结构后的MOS器件剖视结构示意图；图1g示出了沉积应力记忆膜层后的MOS器件剖视结构示意图。具体实施方式下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不本文档来自技高网...

【技术保护点】
1.一种MOS器件的制造方法，其特征在于，所述MOS器件的制造方法包括以下步骤：/n提供基底层，所述基底层包括有源区，所述有源区包括栅区和位于所述栅区两侧的源漏区，所述源漏区与所述栅区之间连有浅掺杂区；/n使得所述基底层的栅区形成栅极结构；/n在所述栅极结构的两侧形成第一侧墙结构，使得所述第一侧墙结构覆盖在所述浅掺杂区上；/n进行源漏离子注入，使得在所述源漏区位置处的基底层中形成源漏掺杂结构；/n去除所述第一侧墙结构；/n进行非晶化浅掺杂漏注入，使得在所述浅掺杂区位置处的基底层中形成浅掺杂漏结构；/n在所述栅极结构的两侧形成第二侧墙结构，使得所述第二侧墙结构覆盖在所述浅掺杂漏结构上；/n沉积应力记忆膜层，使得所述应力记忆膜层覆盖在所述有源区位置处的器件上；/n进行快速热退火处理，使得所述器件记忆所述应力记忆膜层的应力。/n

【技术特征摘要】
1.一种MOS器件的制造方法，其特征在于，所述MOS器件的制造方法包括以下步骤：
提供基底层，所述基底层包括有源区，所述有源区包括栅区和位于所述栅区两侧的源漏区，所述源漏区与所述栅区之间连有浅掺杂区；
使得所述基底层的栅区形成栅极结构；
在所述栅极结构的两侧形成第一侧墙结构，使得所述第一侧墙结构覆盖在所述浅掺杂区上；
进行源漏离子注入，使得在所述源漏区位置处的基底层中形成源漏掺杂结构；
去除所述第一侧墙结构；
进行非晶化浅掺杂漏注入，使得在所述浅掺杂区位置处的基底层中形成浅掺杂漏结构；
在所述栅极结构的两侧形成第二侧墙结构，使得所述第二侧墙结构覆盖在所述浅掺杂漏结构上；
沉积应力记忆膜层，使得所述应力记忆膜层覆盖在所述有源区位置处的器件上；
进行快速热退火处理，使得所述器件记忆所述应力记忆膜层的应力。


2.如权利要求1所述的MOS器件的制造方法，其特征在于，所述在所述栅极结构的两侧形成第一侧墙结构，使得所述第一侧墙结构覆盖在所述浅掺杂区上的步骤，包括：
依照带有栅极结构的基底层的表面形貌，在栅极结构表面和外露的基底层表面沉积厚度为500埃至1000埃的第一侧墙层；
通过干法刻蚀对所述第一侧墙层进行刻蚀，保留覆盖在所述浅掺杂区位置处的第一侧墙层，形成所述第一侧墙结构。


3.如权利要求1所述的MOS器件的制造方法，其特征在于，所述进行源漏离子注入，使得在所述源漏区位置处的基底层中形成源漏掺杂结构的步骤，包括：
通过所述第一侧墙结构定义出所述源漏区；
以注入能量为2KeV至100KeV，注入剂量为1E14atom/cm2至1E16atom/cm2进行源漏离子注入，使得在所述源漏区位置处的基底层中形成源漏掺杂结构。


4.如权利要求1所述的MOS器件的制造方法，其特征在于，所述MOS器件为NMOS器件，所述进行非晶化浅掺杂漏注入，使得在所述浅掺杂区位置处的基底层中形成浅掺杂漏结构的步骤，包括：
以能量为10KeV至100KeV，注入剂量为1E13atom/cm2至1E15atom/cm2，注入角度为30°至45°进行非晶化注入，使得所述栅极结构非晶化；
以能量为2KeV至100KeV，注入剂量为1E13atom/cm2至1E15atom/cm2，注入角度为0°至45°进行浅掺杂漏注入，使得在所述浅掺杂区位置处的基底层中形成浅掺杂漏结...

【专利技术属性】
技术研发人员：唐怡，梁金娥，奚裴，
申请(专利权)人：华虹半导体无锡有限公司，上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：江苏;32