一种DFT测试装置、测试系统及DFT测试方法制造方法及图纸

本发明专利技术公开一种DFT测试装置、测试系统及DFT测试方法，涉及芯片测试技术领域，以解决采用增加测试向量数目，来解决损失测试覆盖率的问题时，会导致测试效率降低的技术问题。DFT测试装置包括：控制单元和时钟门控单元。控制单元的输入端与扫描使能信号端电连接，输出端与时钟门控单元的测试使能端电连接，时钟门控单元的使能端与功能逻辑信号端电连接。移位阶段，向控制单元提供第一信号，控制单元输出第一控制信号控制时钟门控单元打开。捕获阶段，向控制单元提供第二信号，控制单元输出的第二控制信号和功能逻辑信号控制时钟门控单元打开或关闭。测试系统包括上述技术方案所提的DFT测试装置。本发明专利技术的DFT测试装置用于芯片测试。

【技术实现步骤摘要】
一种DFT测试装置、测试系统及DFT测试方法
本专利技术涉及芯片测试
，尤其涉及一种DFT测试装置、测试系统及DFT测试方法。
技术介绍
随着集成电路的高速发展，芯片集成度越来越高，导致逻辑规模和工作模式也越来越复杂，基于芯片级的可测试性设计(Designfortest，缩写为DFT)就越来越重要。在现有的DFT测试方案中，业界对于时钟门控（ClockGating）的测试使能端（TestEnable，缩写为TE）的处理比较简单，会损失测试覆盖率，存在漏测的风险。目前，采用增加测试向量数目，来解决损失测试覆盖率的问题。但增加测试向量数目，会导致测试效率降低。
技术实现思路
本专利技术的目的在于提供一种DFT测试装置、测试系统及测试方法，用于芯片测试，以解决当采用增加测试向量数目，来解决损失测试覆盖率的问题时，会导致测试效率降低的技术问题。第一方面，本专利技术提供一种DFT测试装置，用于对芯片的待测逻辑单元进行测试，包括：控制单元以及时钟门控单元。控制单元的第一输入端与扫描使能信号端电连接，控制单元的输出端与时钟门控单元的测试使能端电连接，时钟门控单元的使能端与功能逻辑信号端电连接。在移位阶段，第一输入端向控制单元提供第一信号，控制单元输出第一控制信号，在第一控制信号的控制下，时钟门控单元打开。在捕获阶段，第一输入端向控制单元提供第二信号，控制单元输出第二控制信号，功能逻辑信号端向时钟门控单元提供功能逻辑信号，在第二控制信号和功能逻辑信号的控制下，时钟门控单元打开或关闭。与现有技术相比，本专利技术提供的DFT测试装置中，控制单元的第一输入端与扫描使能信号端电连接，控制单元的输出端与时钟门控单元的测试使能端电连接，时钟门控单元的使能端与功能逻辑信号端电连接。基于此，在移位阶段，控制单元的第一输入端向控制单元提供第一信号，从而控制时钟单元打开，为后续的待测逻辑单元提供时钟信号。在捕获阶段，控制单元的第一输入端向控制单元提供第二信号。此时，控制单元输出第二控制信号至时钟门控单元，功能逻辑信号端向时钟门控单元提供功能逻辑信号。在第二控制信号和功能逻辑信号的控制下，时钟门控单元打开或关闭，以实现对待测逻辑单元的测试。相对于现有技术，本专利技术在不增加测试向量数目的情况下，解决了现有技术中损失测试覆盖率的问题。因此，不会导致测试效率降低的问题。第二方面，本专利技术还提供一种测试系统，包括上述DFT测试装置。与现有技术相比，本专利技术提供的测试系统的有益效果与上述技术方案所述DFT测试装置的有益效果相同，此处不做赘述。第三方面，本专利技术还提供一种DFT测试方法，应用于上述的DFT测试装置，该DFT测试方法包括：在移位阶段，控制第一输入端向控制单元提供第一信号，控制控制单元输出第一控制信号，在第一控制信号的控制下，时钟门控单元打开。在捕获阶段，控制第一输入端向控制单元提供第二信号，控制控制单元输出第二控制信号，控制功能逻辑信号端向时钟门控单元提供功能逻辑信号，在第二控制信号和功能逻辑信号的控制下，时钟门控单元打开或关闭。与现有技术相比，本专利技术提供的DFT测试方法的有益效果与上述技术方案所述DFT测试装置的有益效果相同，此处不做赘述。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1为现有技术中DFT测试装置的一种连接电路图；图2为现有技术中DFT测试装置的另一种连接电路图；图3为本专利技术实施例提供的DFT测试装置的连接示意图；图4为本专利技术实施例提供的DFT测试装置的连接电路图；图5为本专利技术实施例提供的扫描寄存模块的电路示意图；图6为本专利技术实施例提供的DFT测试方法的流程图一；图7为本专利技术实施例提供的DFT测试方法的流程图二。附图标记：101-功能逻辑信号端，102-测试使能信号端；103-扫描使能信号端，CLK-时钟信号端；200-第一时钟门控单元，201-第二时钟门控单元；E0-第一时钟门控单元200的使能端；TE0-第一时钟门控单元200的测试使能端；Q0-第一时钟门控单元200的输出端；CP0-第一时钟门控单元200的时钟输入端；E1-第二时钟门控单元201的使能端；TE1-第二时钟门控单元201的测试使能端；Q1-第二时钟门控单元201的输出端；CP1-第二时钟门控单元201的时钟输入端；202-第三时钟门控单元，300-待测逻辑单元；E2-第三时钟门控单元202的使能端；TE2-第三时钟门控单元202的测试使能端；Q2-第三时钟门控单元202的输出端；CP2-第三时钟门控单元202的时钟输入端；400-控制单元，410-扫描寄存模块；420-数据选择模块，104-扫描输入信号端；SI-扫描寄存模块410的扫描输入端；SE-扫描寄存模块410的扫描使能端；Q3-扫描寄存模块410的输出端，I0-数据选择模块420的第一输入端；I1-数据选择模块420的第二输入端；S-数据选择模块420的选择端；Z-数据选择模块420的输出端，D1-扫描寄存模块410的数据输入端；4101-第一数据选择器，4102-D触发器；CP3-扫描寄存模块410的时钟输入端，500-扫描链；OUT-扫描链500的输出端。具体实施方式为了便于清楚描述本专利技术实施例的技术方案，在本专利技术的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。需要说明的是，本专利技术中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本专利技术中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。本专利技术中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项（个）”或其类似表达，是指的这些项中的任意组合，包括单项（个）或复数项（个）的任意组合。例如，a，b或c中的至少一项（个），可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。图1示例出现有技术中DFT本文档来自技高网...

【技术保护点】
1.一种DFT测试装置，其特征在于，用于对芯片的待测逻辑单元进行测试，包括：控制单元以及时钟门控单元，其中：/n所述控制单元的第一输入端与扫描使能信号端电连接，所述控制单元的输出端与所述时钟门控单元的测试使能端电连接，所述时钟门控单元的使能端与功能逻辑信号端电连接；/n在移位阶段，所述第一输入端向所述控制单元提供第一信号，所述控制单元输出第一控制信号，在所述第一控制信号的控制下，所述时钟门控单元打开；/n在捕获阶段，所述第一输入端向所述控制单元提供第二信号，所述控制单元输出第二控制信号，所述功能逻辑信号端向所述时钟门控单元提供功能逻辑信号，在所述第二控制信号和所述功能逻辑信号的控制下，所述时钟门控单元打开或关闭。/n

【技术特征摘要】
1.一种DFT测试装置，其特征在于，用于对芯片的待测逻辑单元进行测试，包括：控制单元以及时钟门控单元，其中：
所述控制单元的第一输入端与扫描使能信号端电连接，所述控制单元的输出端与所述时钟门控单元的测试使能端电连接，所述时钟门控单元的使能端与功能逻辑信号端电连接；
在移位阶段，所述第一输入端向所述控制单元提供第一信号，所述控制单元输出第一控制信号，在所述第一控制信号的控制下，所述时钟门控单元打开；
在捕获阶段，所述第一输入端向所述控制单元提供第二信号，所述控制单元输出第二控制信号，所述功能逻辑信号端向所述时钟门控单元提供功能逻辑信号，在所述第二控制信号和所述功能逻辑信号的控制下，所述时钟门控单元打开或关闭。


2.根据权利要求1所述的DFT测试装置，其特征在于，所述控制单元包括：扫描寄存模块以及数据选择模块，其中：
所述扫描寄存模块的扫描输入端与扫描输入信号端电连接，所述扫描寄存模块的扫描使能端与所述扫描使能信号端电连接，所述扫描寄存模块的输出端与所述数据选择模块的第一输入端电连接；
所述数据选择模块的选择端，和所述数据选择模块的第二输入端均与所述扫描使能信号端电连接，所述数据选择模块的输出端与所述时钟门控单元的测试使能端电连接；
在所述移位阶段，所述扫描使能信号端向所述扫描寄存模块和所述数据选择模块提供所述第一信号，所述数据选择模块输出所述第一控制信号，在所述第一控制信号的控制下，所述时钟门控单元打开；
在所述捕获阶段，所述扫描使能信号端向所述扫描寄存模块和所述数据选择模块提供所述第二信号，所述数据选择模块输出所述第二控制信号，所述功能逻辑信号端向所述时钟门控单元提供功能逻辑信号，在所述第二控制信号和所述功能逻辑信号的控制下，所述时钟门控单元打开或关闭。


3.根据权利要求2所述的DFT测试装置，其特征在于，所述扫描寄存模块为第一扫描寄存器，所述第一扫描寄存器的输出端与所述第一扫描寄存器的数据输入端电连接。


4.根据权利要求2所述的DFT...

【专利技术属性】
技术研发人员：李仲勋，
申请(专利权)人：成都爱旗科技有限公司，
类型：发明
国别省市：四川;51