本发明专利技术涉及芯片封装领域,特别涉及一种基于人工智能算法的芯片打线布局自动化设计方法;包括以下步骤:A1、定义设计目标;A2、确定封装类型以及芯片的尺寸规格;A3、定义三个芯片打线布局参数并设定范围;A4、定义N个电路焊盘与封装引脚的连接关系变量;A5、将定义好的仿真目标变量和限制条件作为优化目标;A6、利用人工智能算法生成三个芯片打线布局参数的初始解;A7、计算初始解对应的优化目标的值,性能评估之后判断是否满足既定误差;A8、选择一组设计参数;A9、根据选择的设计参数生成最终的芯片打线布局设计。本发明专利技术具有更加便捷高效以及大大减少设计时间的优势,进而可以使得整个芯片封装环节实现完全自动化。
【技术实现步骤摘要】
一种基于人工智能算法的芯片打线布局自动化设计方法
本专利技术涉及芯片封装领域,特别涉及一种基于人工智能算法的芯片打线布局自动化设计方法。
技术介绍
芯片打线布局设计问题可大致描述如下,给定封装类型和芯片的尺寸规格以及其他封装规范,设计人员需要手动调整芯片在封装种的位置、角度等等,找出符合设计要求如打线不交叉,芯片尽量靠近中央,打线长度较短等等的一种布局,对于这样一个高维的参数寻优问题,可以利用数学知识将其转换成有约束的非线性规划问题并借助优化算法进行求解。目前常用算法有启发式算法和梯度类优化算法,其中启发式算法包括遗传算法、模拟退火算法、粒子群算法等。梯度类优化算法包括随机梯度算法、自适应梯度算法等,这类算法利用梯度下降方式不断找寻全局最优点。两种算法的本质都是为了减少运算次数,加速参数寻优过程。目前行业内没有相关商业软件或者自动化算法可以做到给定封装类型以及芯片尺寸,程序自动计算出芯片的打线布局设计,之前主要依据封装工程师的经验,根据重要性逐次、有序的手动地调整芯片的位置角度等等,这是一种有序的设计方式。通常情况下,耗费时间较长,如果遇到芯片焊盘较多的情况下,效率非常低。为此,提出一种基于人工智能算法的芯片打线布局自动化设计方法。
技术实现思路
针对现有技术的不足,本专利技术提供了一种基于人工智能算法的芯片打线布局自动化设计方法,解决了目前行业内没有相关商业软件或者自动化算法可以做到给定封装类型以及芯片尺寸,程序自动计算出芯片的打线布局设计,在现有的芯片打线布局过程中,封装工程师需要先观察封装和芯片的类型、结构、尺寸,然后人工给定一个位置和角度,进行打线的尝试,如果发生打线交叉等等问题,则需要重新调整芯片的位置参数,整个过程完全依赖于人工参与,这大大增加了工作的时间。而且芯片焊盘数量越多,效率越低。为了实现上述目的,本专利技术的技术方案如下:一种基于人工智能算法的芯片打线布局自动化设计方法,其特征在于,包括以下步骤:A1、定义设计目标;A2、确定封装类型以及芯片的尺寸规格;A3、定义三个芯片打线布局参数并设定范围;A4、定义N个电路焊盘与封装引脚的连接关系变量、M个优化目标以及X个仿真结果的限制条件;A5、将定义好的仿真目标变量和限制条件作为优化目标;A6、利用人工智能算法生成三个芯片打线布局参数的初始解;A7、计算初始解对应的优化目标的值,性能评估之后判断是否满足既定误差;A8、选择一组设计参数;A9、根据选择的设计参数生成最终的芯片打线布局设计。具体的,所述步骤A6中利用人工智能算法生成三个芯片打线布局参数的初始解的步骤包括方法一和方法二,所述方法一的步骤为:在指定范围内采用蒙特卡洛抽样生成初始解。进一步的,本专利技术涉及的方法一:在指定范围内采用蒙特卡洛抽样生成初始解,即在输入分布的范围内,样本可以落在任何位置,在累积分布中,每个蒙特卡罗样本使用一个0和1之间的新的随机数。在足够的迭代之后,蒙特卡罗抽样通过抽样“重建”输入分布,蒙特卡洛抽样的优点是操作简单,缺点是当执行的抽样次数过少或者样本数量过少的时候,会产生聚集的问题。具体的,所述方法二的的步骤为:在指定范围内采用拉丁抽样生成初始解。进一步的,本专利技术涉及的方法二:在指定范围内采用拉丁抽样生成初始解。和蒙特卡罗方法相比,它被设计成通过较少迭代次数的抽样,准确地重建输入分布,拉丁抽样的关键是对输入概率分布进行分层,分层在累积概率尺度0和1之间把累积曲线分成相等的区间,然后,从输入分布的每个区间或“分层”中随机抽取样本,拉丁抽样的优点是样本更加准确地反映输入概率分布中值的分布,不会出现聚集现象,缺点是操作较为复杂。具体的,所述步骤A7中判断是否满足既定误差分为情况一和情况二两种情况,所述情况一为:满足既定误差后直接输出优化结果。具体的,所述情况二为:不满足既定误差时,进行参数变量优化,用优化后的参数覆盖上一代变量值,再次进行电路并行仿真和性能评估,直至满足终止条件,输出优化结果。进一步的,本专利技术涉及的情况二:不满足既定误差时,将全部数据中性能指标最好的几个保留下来,将性能指标较差的淘汰掉,利用这些较好的参数作为“父辈”,产生新的具有“父辈”特征的且更优秀的“子代”参数,用“子代”参数覆盖上一代变量值,再次进行性能评估,直至满足终止条件,输出优化结果。本专利技术的有益效果在于:(1)本专利技术利用计算机并发计算得到芯片的设计参数值,不需要借助封装工程师的先验知识,数十倍的提高的设计效率,降低了设计门槛;(2)本专利技术在生成初始解的部分,给出了两种种解决方案,可满足不同用户的使用习惯和操作环境;(3)本专利技术利用计算机编程语言编写,利用人工智能算法实现芯片打线布局自动化设计过程,实现了目前芯片封装过程的唯一一个需要人工参与环节的自动化算法替代,将整个芯片封装过程变为彻底的自动化流程,减轻了封装工程师以及封装厂的负担,大大提高了芯片封装的效率。附图说明图1为本专利技术方案详细流程图;图2为本专利技术方案概括流程图;图3为芯片打线布局自动化设计优化方法流程图。具体实施方式下面将结合本专利技术实施例中的附图,对本专利技术实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本专利技术的一部分实施例,而不是全部的实施例。基于本专利技术中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本专利技术保护的范围。参考附图1-3,一种基于人工智能算法的芯片打线布局自动化设计方法,其特征在于,包括以下步骤:A1、定义设计目标;A2、确定封装类型以及芯片的尺寸规格;A3、定义三个芯片打线布局参数并设定范围;A4、定义N个电路焊盘与封装引脚的连接关系变量、M个优化目标以及X个仿真结果的限制条件;A5、将定义好的仿真目标变量和限制条件作为优化目标;A6、利用人工智能算法生成三个芯片打线布局参数的初始解;A7、计算初始解对应的优化目标的值,性能评估之后判断是否满足既定误差;A8、选择一组设计参数;A9、根据选择的设计参数生成最终的芯片打线布局设计。具体的,所述步骤A6中利用人工智能算法生成三个芯片打线布局参数的初始解的步骤包括方法一和方法二,所述方法一的步骤为:在指定范围内采用蒙特卡洛抽样生成初始解;所述方法二的的步骤为:在指定范围内采用拉丁抽样生成初始解。具体的,所述步骤A7中判断是否满足既定误差分为情况一和情况二两种情况,所述情况一为:满足既定误差后直接输出优化结果;所述情况二为:不满足既定误差时,进行参数变量优化,用优化后的参数覆盖上一代变量值,再次进行电路并行仿真和性能评估,直至满足终止条件,输出优化结果。其中,一种基于人工智能算法的芯片打线布局自动化设计方法的使用方法,包括以下步骤:B1、设置优化的需求信息,此步骤中有两种方法本文档来自技高网...
【技术保护点】
1.一种基于人工智能算法的芯片打线布局自动化设计方法,其特征在于,包括以下步骤:/nA1、定义设计目标;/nA2、确定封装类型以及芯片的尺寸规格;/nA3、定义三个芯片打线布局参数并设定范围;/nA4、定义N个电路焊盘与封装引脚的连接关系变量、M个优化目标以及X个仿真结果的限制条件;/nA5、将定义好的仿真目标变量和限制条件作为优化目标;/nA6、利用人工智能算法生成三个芯片打线布局参数的初始解;/nA7、计算初始解对应的优化目标的值,性能评估之后判断是否满足既定误差;/nA8、选择一组设计参数;/nA9、根据选择的设计参数生成最终的芯片打线布局设计。/n
【技术特征摘要】
1.一种基于人工智能算法的芯片打线布局自动化设计方法,其特征在于,包括以下步骤:
A1、定义设计目标;
A2、确定封装类型以及芯片的尺寸规格;
A3、定义三个芯片打线布局参数并设定范围;
A4、定义N个电路焊盘与封装引脚的连接关系变量、M个优化目标以及X个仿真结果的限制条件;
A5、将定义好的仿真目标变量和限制条件作为优化目标;
A6、利用人工智能算法生成三个芯片打线布局参数的初始解;
A7、计算初始解对应的优化目标的值,性能评估之后判断是否满足既定误差;
A8、选择一组设计参数;
A9、根据选择的设计参数生成最终的芯片打线布局设计。
2.根据权利要求1所述的一种基于人工智能算法的芯片打线布局自动化设计方法,其特征在于,所述步骤A6中利用人工智能算法生成三个芯片...
【专利技术属性】
技术研发人员:王昊晨,万景,张征,蓝碧健,
申请(专利权)人:苏州复鹄电子科技有限公司,
类型:发明
国别省市:江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。